动态电压调节和低功耗微处理器系统的设计

动态电压调节技术和低功耗微处理器系统的设计摘要本文描述了一种能运行在8MHZ时，电压为1.1V,若运行在100MHZ,其电压为3.3V的低功耗微处理器系统的设计。本论文分析了动态电压调节技术即允许处理器在运行时动态调节工作电压，同时描述一种系统设计且制定了一套评价标准。除此之外，本文还会更加深入的讨论高速缓冲存储系统。一、背景我们设计的目标是实现低功耗的嵌入式嵌入式微处理器系统。据估计，该微处理器使用0.6mm的CMOS工艺，其功耗为1.8mW，在1.1V∕8MHz的情况下；220mW，在3.3V/100MHz的情况下。本文讨论系统设计，缓存优化，和处理器动态电压调节（DVS）的能力。在CMOS的设计中，每次平均动态功耗是有以下方程式计算的：Eop8?cv2其中C是集总负载电容，V是工作电压。我们使用侵略性低功耗设计技术，即通过减小C和使用电压动态调节以优化V来实现Eop的最小化。我们的系统设计可以参考文章的第二部分，包括整个微处理器的系统而不仅仅是微处理器内核。我们为DVS嵌入式系统设计的标杆可见第三部分。第四部分讨论了DVS的实现，而第五部分深入的讨论了缓存设计。DVS的基本目标是快速的（10us左右）把处理器的工作电压调整到应用性能要求所需的最低功耗。通过持续的根据应用需求调整，使得电源效率得到最大化。我们的设计和StrongARM系列芯片的主要区别在于功耗/性能目标：我们系统的目标是中等性能下的最低功耗，而StrOngARM的目标是高性能下的中等功耗。我们的处理器内核是基于ARM8的架构，实际上和StrOngARM是一样的架构。这两种设计上的相似点和不同点会贯穿于整篇论文中。二、系统概述为了有效的优化系统功耗，我们有必要考虑所有关键的部件：如果有其它的器件在电源消耗中占主要地位，那么最优化的微处理器核心只有很少的益处。因此，本论文的分析包含了微处理器核心，数据缓存，处理器总线，和外部SRAM,如图1。I/O系统的功耗是完全基于应用且独立于设备的，因此，这并不属于我们的研究范围。系统预期的功耗分配可见图2。Figure1:Sy⅛tcmBlockDingrnmFigure2:SystemEnergyBrtnkdawn为了减少内存的功耗，我们使用最优化的SRAM设计，该SRAM是32位数据总线，每次使用只需要激活一个设备即可。每次访问多路窄带SRAM需要激活多个设备，导致功耗大幅度增加。为了解决32位设备的高引脚数问题，我们将数据总线复用为地址总线。我们使用特别订制的高性能非线性开关电压调节器来产生1.1V到3.3V的动态电压。一个高效的调节器对于高效率的系统是非常重要的，因为所有的功耗都必须通过调节阀来获得电量。当从3.3V转换到1.1V时，线性的调节器只能实现3X的节省，而我们的设计能实现12X的节省。门限电压Vt对于CMOS电路的功耗和性能有非常重要的影响。我们的设计中使用0.8V的门限电压来平衡CMOS的功耗和性能。作为比较，StrOngARM使用0.35V的门限电压，以增加静态功耗为代价提高性能。当空闲时，StrOngARM功耗为20mW，和我们所设计的处理器在20MHZ工作时的预计功耗相等。而当空闲时，我们估计我们设计的处理器功耗为200uW，相比之下效率有大大的提高。三、评估标准我们的一套评估标准目标是面向PDA和嵌入式的应用。现有的评估标准如SPEC95并不适用于我们的情况，因为它们是面向批处理的且目标对象是高性能的应用产所。DVS评估需要工作量特性，而面向批处理的标准不能得到这些特性。传统意义上来说，我们的目标设备的内存量级为1MB，且缺少重量级标准所需的系统支持；因此，在我们系统上使用SPEC95标准时完全不合实际的。我们认为只有齐集以下六种标准才能足够的代表嵌入式系统中的工作量范围：音频译码MPEG解码用户接口JaVa解释程序网页浏览器原始图形渲染在本文中，我们实现了这六种标准的前三种，它们的特性可见表3。“空闲时间”代表了使用DVS算法后得到的系统空闲时间。“总线活动”表示了外部处理器总线上的一小部周期，是优化缓存系统的一个重要度量。表3中的缓存结构一栏将在第五部分中讨论表3评价标准特性BeucliiriarkMissRateIdleTiincBusActivityAUDIO0.23%67%0.35%MPEG1.7%22%14%UI0.62%95%0.52%举例来说，图4表示了一个事件脉冲图，用于帮助描述DVS分析程序。每个脉冲代表一个MPEG帧和处理这一帧所需的工作量。对于该例，帧数率是固定的，能用于计算最优的处理器帧速度，假设只有一个时间点只有一帧能运行。120IOOBO60NipEGEv⅛utD÷Jay⅛40一售力行口cijMOɪ EventNiLEnher 梵5图4MPEG事件脉冲图四、动态电压调节我们的处理器能够在工作中改变工作电压，即有DVS能力。这使得处理器能够工作在最有的功耗/性能比例上，实现了电源的大幅度节省，在某些应用中可达到80%。这一部分讨论DVS的设计时需考虑的问题并且解释了DVS如何影响性能的结构化评价。DVS结合了CMOS设计中的两个方程式：Eop8?V2和fmaχ8V-Vt/V其中Eop是平均动态功耗，fmax是最大的时钟频率，而V是工作电压。为了最小化一个给定任务的功耗，我们可以通过减小V来降低Eop,同时V的减小也会导致fmax的减小。一个简单的例子可见下述。减小fclk，即实际的处理器时钟频率，但不减小V，则对于给定任务的处理器功耗并没有影响。StrongARM1100允许fclk在工作状态下动态的改变，使得功耗线性的减小。然而，fclk的改变也会导致任务运行时间的线性增加，使得平均动态功耗保持不变。但是我们的系统时钟保证fclk=fmax，这样就减小了一个任务的功耗。从一个软件的角度，我们抽象出电压系数且详细说明fmax。实际电压是由一个由简单的环形振荡器驱动的反馈循环决定的。这种设计的首要原因是硬件的实现简单；很幸运的是，他同时实现非常有效的软件接口。我们的系统应用一个动态的电压来实现所有器件的功耗节省。使用多个独立的供给电压来独立的实现子系统的性能要求也是可以实现的，然而，这并不在我们的考虑之内。为了给不兼容DVS的外部器件提供接口，我们采用特别订制的电压转换电路。DVS的实现需要应用电压调度算法。这些算法通过监控系统的当前和预期状态来决定系统的最优化电压（频率）。DVS下的功耗/性能评估DVS可以影响我们分析结构权衡的方法。举例来说，我们探讨了DVS和ARMThumb指令集的相互影响。我们将Thumb指令集应用到第三部分中的MPEG评估标准中并分析功耗， 这对于高性能系统是一种有效的假设，但不一定适用于所有的嵌入式系统设计。在MPEG标准中，当工作频率为IOOMhz且采用32位的ARM指令集时，空闲率时22%。DVS使我们可以最小化工作电压来填充不必要的空闲时间。通过一阶近似，DVS可以减小40%的功耗，且减慢处理器的时钟至空闲时间为0时的值。从这一个起始值，我们考虑采用ThUmb指令集来达到这个评估标准。对于典型的程序来说，16位的ThUmb指令集比同类的32位指令集的密度要高30%,减少了缓存和分级存储器的功耗。然而，由于16位指令集的功能比32位有所减少，所以实际执行的指令数有所增加，增幅大概为18%,因此增加了处理器的功耗和任务执行时间。这个例子有两点值得我们学习。第一，任务延迟时间的增加会直接的导致功耗的增加：DVS需要解决功耗和性能之间的平衡。第二，任务的延迟不仅仅影响一个部分，而是整个系统（核心和缓存）：设计中，整个系统中相应的平均动态功耗增加是非常重要的。图5中显示了三种配置下运用MPEG标准的6个度量。三种指令集是:基本配置：频率78Mhz,32位指令集Thumb配置：频率78Mhz,Thumb指令集调整配置：频率92Mhz,ThUmb指令集口B∙3t1I^h⅝L∏ιhUadj⅝i3lτd图5DVS几种配置下功耗分配分析图5,“基本配置”代表32位的指令，如上讨论过的。“Thumb”说明了采用16位指令集但是不增加时钟频率所产生的中间效应，由于指令位数减小，缓存的功耗也相应的减少了，而内核的功耗却稍微有所增加，因为指令数增加了。总体上功耗减少了10%左右。由于指令数增加而引起的延迟时间增加使得处理器使用率超过100%。因此，在MPEG应用中，处理器不能足够快的传输视频帧。而“调整配置”代表了通过增加处理器运行速度来保证性能要求。时钟频率的增加需要增加电压，导致整个系统的平均动态功耗增加。从图5中的“总功耗”一栏可以看出，并没有实现功耗的降低：16位的指令集增加了总体的功耗。尽管并不是在所有情况下都能节省功耗，但是由于电压调节的非线性，Thumb指令集对于某些任务还是有效的。比如说，如果“基本配置”初始时的工作电压很低，那么处理器速度的增加不会大幅度的增加Eop。这样的话，由于指令集位数的减小而节省功耗会使得系统总体的功耗得到减少。电压调度为了有效的控制DVS，需要在工作时，采用电压调度来动态的调整处理器速度和电压。电压调度显著的增加了任务调度的复杂度，因为它允许处理器时钟频率的最优化。电压调度通过分析系统的当前和上一个状态来预计处理器的未来工作量。基于区间的电压调度器是一种非常简单的技术，它周期的全局分析系统的使用率：并不需要单个线程或程序的直接信息，而是得到全局的信息。举例来说，如果上一的时间间隔内有超过50%的时间是出于运行态，该算法就在下一个时间间隔里增加处理器的速度和电压。基于区间的电压调度算法的优势在于容易实现，但是它有可能会长期错误的预测未来的工作量。最近，研究方向开始转向基于线程的电压调度器，这要求了每一个线程的截止时间和需要做的计算的详细信息。有了这些信息后，线程调度器可以计算最优速度和电压，以实现最小的功耗。一个基于截止时间的电压调度表样本如图6所示，Sx和Dx分别代表任务的起始时间和截止时间，同时Cx所在的区域代表预留的运算资源。图6电压调度图电路级需考虑的因素在我们设计的电路级中，DVS对2个元件对于有不利的影响：复杂的逻辑门和内存传感放大器，如8位输入的与非门，它是由一系列的CMOS实现