第2章 8086微处理器(大连理工)

8086微处理器第二章8086微处理器指令执行过程指令的执行过程取指令

指令译码

指令执行

微型计算机的工作过程，也就是不断地取指令、译码和执行的过程，直到遇到停机指令时才结束机器的运行。第2.1节INTEL8086内部结构

8086的基本特征8086CPU是1978年推出，第一代超大规模集成电路（VLSI）微处理器，采用NMOS工艺制造，内含2.9万晶体管。采用40引脚DIP封装。数据总线宽度16位，地址总线宽度20位；可直接寻址空间220＝1M字节单元；16位数据总线与地址总线复用。采用单一的+5V电源，一相时钟，时钟频率为5MHz（8086），10MHz（8086－1），8MHz（8086－2）。133条指令，指令长度1～6字节，指令最短执行时间为0.4us（平均0.5us）。8086微处理器内部结构8086微处理器内部结构

8086微处理器内部分为执行单元和总线接口单元两部分。执行单元(EU－ExecutionUnit)：负责指令的译码和执行总线接口单元（BIU－BusInterfaceUnit）：与系统总线连接，实现与存储器、I/O口之间的数据传送AHALBHBLCHCLDHDLAXBXCXDXSPBPSIDIFLAGALU123456暂存器CSDSSSES总线控制逻辑EU控制暂存器指令队列(EU)执行单元(BIU)总线接口单元IP总线接口单元BIU（一）总线接口单元（BIU）4个16位段地址寄存器CS(CodeSegment)—

代码段寄存器DS(DataSegment)—

数据段寄存器SS(StackSegment)—

堆栈段寄存器ES(ExtraSegment)—

扩展段寄存器

8086对存储器采用分段管理，4个段寄存器分别用于存放4个当前段的起始地址，又称作段基址寄存器。16位指令指针寄存器IP(InstructionPointer)

IP始终指向当前代码段(CS)所要取出的下一条指令的地址。每取出一个字节指令后，IP自动加1。可以用转移指令、调用指令及中断和复位等改变IP值。总线接口单元BIU形成20位物理地址的加法器∑段地址左移4位+段内偏移量—〉20位实际物理地址段地址*16+段内偏移量—〉20位实际物理地址例：CS的内容是CFFFH，IP的内容是1234H，则加法器生成的实际物理地址是CFFF0+01234=D1224H6个字节的指令队列（ISQ）

与EU通信的内部寄存器总线控制逻辑执行单元（二）执行单元（EU）16位算术逻辑单元ALU

完成算术和逻辑运算4个16位数据寄存器

AX、BX、CX、DX，又可以分为8个8位寄存器使用AH、AL、BH、BL、CH、CL、DH、DL

数据寄存器用于存放操作数及中间结果,AX和AL可用作累加操作，因此又可称作累加器。4个16位地址指针寄存器SP(StackPointer)—

堆栈指针寄存器BP(BasePointer)—

基址指针寄存器SI(SourceIndex)—

源变址寄存器DI(DestinationIndex)—

目的变址寄存器地址指针寄存器用于存放操作数的地址，编程时通过修改寄存器的内容达到修改地址的目的。寄存器使用特殊说明寄存器使用特殊说明：SP—总是指示堆栈段中的栈顶位置，专门用于数据进栈和出栈的位置指示，只能与SS配对使用。BP—

指示堆栈段中一个数据区的基址位置,通常与SS配对使用。SI—

在串操作时用作指示源串地址。DI—

在串操作时用作指示目标串地址。

*************************************************BX—

既可用作数据寄存器，也可用作基址指针寄存器，此时通常与DS配对使用。SP、BP、SI、DI既可指示地址，也可以用作数据寄存器，存放操作数及中间结果。执行单元16位数据暂存器EU控制电路16位状态标志寄存器FLAG

6个状态标志，3个控制标志IF、DF、TF，剩下7位保留状态标志：CF—

进（借）位标志，若运算结果最高位产生进位或借位则CF置“1”，否则置“0”AF—

辅助进位标志，若低字节的第4位向上产生一个进位或借位，则AF置“1”，否则置“0”标志寄存器ZF—

零标志位,若运算结果为零,则ZF置“1”,否则置“0”SF—符号标志位，若算数运算的结果为负，SF置“1”,

否则置“0”OF—溢出标志位，有符号数算术运算结果产生溢出,OF

置“1”，否则置“0”PF—奇偶标志位，逻辑运算中低8位所含1的个数为偶

数则PF置“1”，否则置“0”控制标志：DF—方向标志位DF=1串操作指令以递减顺序处理数据串DF=0串操作指令以递增顺序处理数据串标志寄存器IF—

中断允许标志IF=1CPU允许接收外部可屏蔽中断请求，即开中断IF=0关中断TF—

跟踪标志位TF=1处理器处于单步工作方式时，每执行完一条指令

产生一个软件中断TF=0正常工作状态标志寄存器举例：

0101010000111001+01000101011010101001100110100011

运算后CF=0PF=1OF=1OF=CsCp=1AF=1ZF=0SF=1BIU和EU的功能（三）总线接口部件（BIU）和执行部件（EU）的功能指令队列中出现两个字节为空时自动按CS值和IP值组成20位实际物理地址到存储器中取指令，一次取两个字节指令存放到指令队列中EU从BIU指令队列中读取指令由EU控制电路对指令进行译码分析，指出操作性质及操作对象EU执行指令，如果执行指令时必需访问存储器或者I/O端口，则在EU中计算出操作数的16位地址偏移量送给BIU，由BIU的∑形成20位绝对地址BIU根据EU请求，将操作数的20位物理地址传递给存储器BIU取来操作数经总线控制逻辑传送到内部EU数据总线EU将取来的操作数从内部总线送入ALU，进行指令指定的操作EU运算出的结果，经内部总线送到指定的位置，若需要传送给存储器，则由EU请求BIU产生20位实际目标地址，将结果写入存储器存储器和I/O管理（四）存储器和I/O管理

Intel8086为标准的16位微处理器，20根地址总线管理1MB的存储空间，用低16根地址总线来管理64K的I/O端口地址。存储器的分段管理，由于8086内部寄存器和ALU均是16位，为了方便20位地址管理，在8086对存储器的管理设计中，采用了分段管理技术。分段管理技术

8086把1MB的存储器按照使用需要分成若干段，每段的大小不超过64K(2^16)，把每段起始位置的20位实际物理地址中的高16位称为段地址(段基址)，每段中某个存储单元距段起始位置的偏移量称为偏移地址。段地址和偏移地址合称为逻辑地址。数据段段基址(DS)数据段内偏移地址扩展段段基址(ES)堆栈段段基址(SS)代码段段基址(CS)每段地址空间最大64K数据段扩展段堆栈段代码段逻辑地址与物理地址逻辑地址与实际物理地址对存储器中任一位置的访问都是在该位置所属段的段基址下进行的：

逻辑地址形式为

段基址：段内偏移

(物理地址)20=(段基址)*16

+(段内偏移)(物理地址)20=段基址左移4位+

段内偏移同一个实际物理地址可以采取不同的逻辑地址形式表示，即不同段可以相互重叠或重合，但段内地址连续。例1.设(CS)=4232H,(IP)=66HI/O端口地址管理I/O端口地址管理

计算机“端口”是英文port的义译，可以认为是计算机与外界通讯交流的出口。其中硬件领域的端口又称接口。

8086对I/O端口操作，需要专门的IN、OUT指令，并且只能通过累加器（AX/AL）来完成。

8086CPU的I/O端口寻址采用16位地址线,用16位数据线传送数据,寻址64KB地址空间.8086CPU的I/O端口的地址范围是0000–0FFFFH段超越（五）段超越

段寄存器(CS、DS、ES、SS)与地址指针寄存器(SP、BP、SI、DI)默认是隐含配对使用，但也允许段超越。8086引脚信号和工作模式第2.2节8086引脚信号和工作模式8086引脚信号和功能20根AB/16根DB分时复用；先传地址，后传数据两种工作模式，由引脚决定最小模式：系统中只有一个处理器；为高电平最大模式：系统中包括两个或多个处理器；为低电平不同模式下，部分引脚定义不同MN/MXMN/MXMN/MX8086引脚图（一）8086引脚图8086CPU为40引脚双列直插（DIP)封装

8086引脚分类图最小模式引脚信号（二）最小模式下引脚信号和功能AD0～AD15:地址数据复用总线双向，三态，高电平有效。分时传送16位数据和地址的低16位。由ALE锁存地址信息。A16/S3～A19/S6:地址状态复用引脚输出，三态，高电平有效。分时输出地址的高4位或CPU当前状态。地址信息由ALE锁存。BHE/S7:

高8位数据总线允许/状态复用引脚输出，三态，低电平有效。BHE为低电平表示高8位数据线D15～D8上数据有效，BHE由ALE锁存。BHE和A0可用于分别选中奇偶地址,并控制读/写一个字或者字节。引脚信号和功能ALE:地址锁存允许信号输出、高电平有效。表示总线上的信息是地址信息。M/IO:存储器/输入输出口控制信号输出，三态。高电平表示当前的信息是存储器地址信息；低电平表示当前的信息是I/O口地址信息。RD:读信号输出，三态，低电平有效。表示CPU正在从存储器或I/O口读入信息。WR:写信号输出，三态，低电平有效。表示CPU正向存储器或I/O口输出数据。引脚信号和功能DT/R:数据收发信号输出，三态，高电平表示CPU正在发送数据；低电平表示CPU接收数据DEN:数据允许信号输出，三态，低电平有效。表示CPU正在进行数据收发操作INTR:可屏蔽中断请求信号输入，高电平有效。表示外部向CPU提出中断申请。INTA:中断响应信号输出，低电平有效。表示外设的中断申请得到响应。NMI:非屏蔽中断申请信号输入，上升沿有效。表示外部有非屏蔽中断申请。非屏蔽中断不受软件控制，CPU必须响应。引脚信号和功能HOLD:总线保持请求信号输入，高电平有效。表示其他模块（如DMAC)申请占用总线HLDA:总线保持响应信号输出，高电平有效。表示CPU已让出总线。READY：准备好信号

输入，高电平有效。高电平表示存储器或I/O口已准备好接收数据，外部使READY为低电平CPU要插入等待周期。TEST:测试信号输入，低电平有效。有效时CPU退出WAIT指令。引脚信号和功能RESET:复位信号输入，高电平有效，至少保持4个时钟周期的高电平。复位时CPU停止现行操作，并开始进行初始化：

标志寄存器FLAG，IP,DS,SS,ES及指令队列均清零；

CS设置为FFFFH，复位结束时CPU从FFFF0H开始执行程序CLK:时钟信号

8086 4.77MHZT=210ns；单相，占空比为1/3。VCC,GND:电源及地单+5V，满足TTL规范最大模式引脚信号（三）最大模式下引脚信号和功能最大模式下8086有8个控制信号被重新定义，此时系统中可接入协处理器8087或8089。S2,S1,S0:总线周期状态信号输出，三个信号组合产生系统控制信号，由总线控制器8288译码。最大模式引脚信号LOCK：总线封锁信号

三态，输出，低电平有效。有效时禁止其他部件占用总线。RQ0/GT0,RQ1/GT1:总线请求/允许信号

双向，低电平有效。有两个总线请求与总线响应信号，支持多处理器工作。QS1,QS0:指令队列状态信号输出，两个信号组合指示指令队列状态。最小和最大模式引脚对比最小和最大模式下不同定义引脚对比最小模式 最大模式HOLD RQ0/GT0HLDA RQ1/GT1WR LOCKM/IO S2DT/R S1DEN S0ALE QS0INTA QS18086与8088的区别8086与8088在引脚上的区别

8086微处理器8088微处理器

16位AB复用8位AB复用

BHE高八位数据允许SS0/高电平

M/IO引脚选择存储器/IO口M/IO引脚选择存储器/IO口最小模式下系统总线连接系统总线（一）最小模式下系统总线最小模式下的系统总线连接Intel8282和Intel8286最小模式系统总线连接说明Intel8282

把AD复用引脚连接到地址总线上的8位地址锁存器。在最小系统中，由3片8282（低电平锁存，功能同

74LS373）锁存地址A0～A19和BHE。ALE为锁存信号。Intel8286

把AD复用引脚连接到数据总线上的8位数据缓冲器。在最小系统中，由2片8286（双向缓冲器，功能同74LS245）做数据总线D15～D0的缓冲器，DT/R做方向选择，DEN为选通信号。读/写控制控制信号M/IO、RD和WR完成信息传递控制。组合起来完成右面的控制。

有时也作以下处理中断申请和总线保持信号中断控制信号INTR、INTA、NMIINTR:外部可屏蔽中断请求引脚，高电平有效INTA:中断响应信号，低电平有效NMI:不可屏蔽中断请求引脚，上升沿有效总线控制信号HOLD、HLDAHOLD：总线保持请求引脚,高电平有效HLDA：总线保持响应引脚，高电平有效HLDA控制8282的OE，当CPU总线保持响应时让出总线最大模式下系统总线连接（二）最大模式下系统总线最大模式下系统总线的连接ALEBHEA19～A16BHEA15～A0STBSTBDIROEOEOE82828282(2)8286地址总线数据总线(2)DT/RDENMRDCMWTCIORCIOWCINTAINTAMEMRMEMWIORIOWS0S1S2S0S1S28288INTRNMIINTRNMI8086AEN_8237AEN_8237A19～A16D15～D0MN/MXA15～A0总线控制器8288总线控制器8288

8288根据8086CPU在最大模式的状态信号S2、S1、S0建立控制时序。8288引脚图8288内部功能框图8288内部功能框图

8288共有2组输入信号和2组输出信号。8288引脚信号8288引脚信号说明状态输入信号：S2、S1、S0用于接收CPU的状态信息。控制输入信号：CLK：系统时钟输入引脚，使得8