组合逻辑电路的分析方法与设计方法

概述3.1组合逻辑电路的分析方法与设计方法3.2加法器和数值比较器第三章组合逻辑电路第3章目录3.7组合逻辑电路的竞争冒险3.3编码器和译码器3.4数据选择器和分配器3.5用中规模集成电路实现组合逻辑函数3.6只读存储器(ROM)二、逻辑功能描述方法

逻辑电路图、逻辑函数表达式、逻辑真值表。一、组合逻辑电路特点逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定，而与电路的历史工作状态无。不含存储单元。概述第3章概述二、逻辑功能描述方法

逻辑电路图、逻辑函数表达式、逻辑真值表。一、组合逻辑电路特点逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定，而与电路的历史工作状态无。不含存储单元。第3章概述第3章3.１多输入多输出组合逻辑电路的一般表示方式：向量函数式：Y=F(A)&1例:&1&ABYABABABY=ABAB=AB+AB真值表ABY001010100111功能:当A、B取值相同时，输出为1,是同或电路。AB=Y第3章第3章3.1分析步骤：（1）根据逻辑图，写出逻辑函数表达式；（2）对逻辑函数表达式进行化简；（3）根据最简表达式列出真值表；（4）由真值表确定逻辑电路的功能。3.1组合逻辑电路的分析方法与设计方法一、组合逻辑电路的分析方法任务：根据给定的逻辑电路图，确定逻辑电路的功。第3章3.1(1)（2）步：第3章3.1功能:判别输入二进制数的数值范围。

(DCBA)5时Y0=16(DCBA)

10时Y1=1(DCBA)

11时Y2=1第3章3.1设计步骤：1.逻辑抽象。 〔1〕定义输入输出逻辑变量；〔2〕定义逻辑状态的含意。 〔3〕列出真值表。2.由真值表写出逻辑函数表达式。3.选定器件类型。4.化简逻辑函数〔或变换为适当形式〕。5.画出逻辑图。二、组合逻辑电路的设计方法任务：根据给定的逻辑要求，设计出逻辑电路图。第3章3.2设计过程图：三人表决电路例：设计三人表决电路，要求用与非门实现。10A+5VBCRY第3章3.2ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表Y=AB+AC+BC=AB+AC+BC=ABACBC第3章3.2三人表决电路10A+5VBCRY=ABACBCY&&&&第3章3.2例：设计一个可控制的门电路，要求：当控制端E=0时，输出端Y=AB；当E=1时，输出端Y=A+B控制端EABY00000001101110001111010010111011真值表输入输出EAB00011110011275346001110010Y=EB+EA+AB第3章3.2&&&EABY>1３.２加法器和数值比较器两个二进制数相加，称为“半加”，实现半加操作的电路叫做半加器(未考虑低位进位)。S=AB+AB=A+BC=AB

COSCAB逻辑符号真值表ABC0000101011S0101101.半加器第7章7.6第3章3.3进位和=1&ABSC逻辑图被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。AnBnCn-1Sn00000001101110001111010010111011真值表Cn01111000Sn=AnBnCn-1+

AnBnCn-1+AnBnCn-1

+AnBnCn-1+(AnBn+AnBn)Cn-1=(AnBn+AnBn)Cn-1=HCn-1+HCn-1=H+Cn-1设H=An+BnCn=HCn-1+AnBn2.全加器第7章7.6第3章3.3

COCnAnBnCISnCn-1Sn=HCn-1+HSCn-1Cn=HCn-1+AnBn全加器逻辑符号由半加器及或门组成的全加器：第7章7.6半加器半加器AnBnCn-1CnSnHAnBnHCn-1>1第3章3.3例：试构成一个三位二进制数相加的电路Ci

S

iAi

Bi

Ci-1

Ci

SiAi

Bi

Ci-1

Ci

S

iAi

Bi

Ci-1

S0S1S2C2A2

B2A1

B1A0

B0第7章7.6第3章3.33.多位加法器（1）串行进位加法器进位信号逐级传递例：试用74LS183构成四位二进制数相加的电路。S0S1S2C3A2

B2A1

B12Ci

2S

1Ci

1S2A

2B

2Ci-11A1B1Ci

-174LS1832Ci

2S

1Ci

1S2A

2B

2Ci-11A1B1Ci

-174LS183S3A0

B0A3

B374LS183是集成加法器，含有两个独立的全加器。第7章7.6第3章3.3第3章3.3（2）超前进位加法器（了解）通过逻辑电路事先得出每一位全加器的进位输入信号，无需从低位开始向高位逐位传递进位信号，有效提高了运算速度。运算时间的缩短是以增加电路的复杂程度为代价换取的。第3章3.374LS283逻辑图第3章3.34.用加法器设计组合逻辑电路Y3Y2Y1Y0=DCBA+0011例:用全加器构成五人表决电路。Ci

S

iAi

Bi

Ci-1

Ci

SiAi

Bi

Ci-1

Ci

S

iAi

Bi

Ci-1

YABCDEABC111000011110001100DE状态Y无须判别无须判别只要有一个1全为0全为1只要有一个0101010A、B、C、D、E为五个输入量；Y为输出量。第7章7.6第3章3.3第3章3.3５、数值比较器能比较两个数字大小的逻辑电路称数值比较器。（1）.一位数值比较器比较一位数A与B共分三种情况:第3章3.3（2）.

多位数值比较器比较两个多位数的大小时，应自高而低逐位比较，高位相等时才需比较低位。第3章3.3四位比较器CC14585逻辑图

比较结果输出比较输入扩展输入第3章3.3CC14585功能扩展只比较两个四位数时扩展端接法多片级联时扩展端接法一、编码器编码：用数字或符号来表示某一对象或信号的过程称为编码。

n位二进制代码可以表示2n个对象或信号。8421BCD编码：将十进制的十个数0、1、2…9编成二进制的8421代码。3.3编码器和译码器第3章3.3第3章目录1.普通编码器输入输出第3章3.311111111输出函数式:输入高电平有效只允许输入一个编码信号第3章目录利用约束项化简得:逻辑电路图：第3章3.32.优先编码器特点：输入编码信号存在优先权的高低。

（以74LS148为例说明）输入低电平有效允许同时输入两个以上编码信号00000000输出为反码选通输出端0时无编码输入扩展端0时有编码输入选通输入信号第3章3.374LS148逻辑图第3章3.3

74LS148端口扩展扩展端0时有编码输入选通输出端0时无编码输入输出为原码二---十进制优先编码器〔自学〕第3章3.3

译码是编码的逆过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。二、译码器1.二进制译码器输入为二进制代码，若输入变量的数目为n，则输出端的数目N=2n例如：2线—4线译码器、3线—8线译码器、4线—16线译码器等。

第3章3.3第3章3.3输出高电平有效第3章3.3介绍3线—8线译码器74L/p>

A0A1

A2

SB

SCSAY7

地

VCCY0Y1Y2Y3Y4Y5Y674LS1381615141312111091234567874LS138管脚图第7章7.6第3章3.3A2

A0是译码器输入端，Y0

Y7是译码器输出端。且低电平有效。SCSBSA为三个片选输入端，只有当它们分别为0、0、1，译码器才正常译码；否则不论A2

A0为何值，Y0

Y7都输出高电平。A2A1A0Y0Y2Y5Y4Y1Y3Y6Y774LS138真值表00001110001111010010110101111111101111111101111111

10111111

11011111

11101111

11110111

111110Y0=A2A1A0Y1A2A1A0=Y2=A2A1A0Y7=A2A1A0……SCSASB+1010101010101010

10

1111111111111111第7章7.6第3章3.3选通输入端1A0

A2

A2

A2

A111A1A1A0

A0

&Y0=A2A1A0&…...&Y7=A2A1A0Y1A2A1A0=第7章7.61SASBSCG>1第3章3.3当SA=1、SB=SC=0时，才正常译码。第3章3.374LS138输出表达式Y0~Y7是A、B、C全部最小项的译码输出，亦称最小项译码器。第3章3.33线—8线译码器74LS138端口扩展例：D3D2D1D0=0000Z0=0(其他输出为1)D3D2D1D0=1000Z8=0(其他输出为1)第3章3.32.二--十进制译码器把输入BCD码的10个代码译成10个高低电平信号。74LS42对于伪码（1010~1111）输出均无有效信号产生，有拒绝伪码功能。第3章3.33.显示译码器(1)七段字符显示器(七段数码管)

用来显示数字、文字或符号。常见有半导体数码管（LED）和液晶显示器（LCD）。abfgecd•fg

abedc•+abcdefg•abcdefg+++++•共阴极接法共阳极接法第7章7.6第3章3.3由发光二极管(LED)构成

半导体数码管显示器(LED显示器)第3章3.3

液晶显示器(LCD显示器)液晶是具有液体流动性与光学特性的有机化合物，其透明度和呈现的颜色受外加电场的影响，靠反射外界光线显示字型。第3章3.3(2)BCD七段字形显示译码器输出直接驱动数码管(是一种代码变换电路)。接共阴半导体数码管。第3章3.3LT：灯测试信号。LT=0输出均为1，字段全亮。RBI：灭零输入信号，把不希望显示的0熄灭。BI/RBO：灭灯输入/灭零输出信号。BI=0数码管熄灭。RBO=0表示本应显示的0熄灭了。第3章3.3RBO=0的条件：A3A2A1A0=0000LT=1RBI=074LS24816151413121110912345678A1A2

LTIB/YBRIBRA3A0

地

VCCYfYgYaYbYcYdYeYa~Yg:

译码器输出端，与共阴极半导体数码管中对应字段ag的管脚相连。LT:

灯测试输入端A3A0：8421码输入端IB：灭灯输入端IBR：灭零输入端YBR：灭零输出端(2)74LS248七段字形显示译码器第7章7.6第3章3.３第3章3.４３.4数据选择器

功能：从一组数据中选择出某一数据。1.

数据选择器工作原理D1D2D3Y选择控制

（多路开关）D0输入

D0四选一D1D2D3YA0A1输出

选择控制（地址控制）第3章3.3

双四选一74LS153输出表达式：第3章3.４

数据选择器扩展第3章3.５1.用数据选择器设计组合逻辑电路

用具有n位地址的选择器，可以产生输入变量数不大于n+1的组合逻辑函数。

实现方法：〔1〕把函数式变换为与选择器表达式完全对应的形式。〔2〕两式相对照，找出变量对应关〔3〕画逻辑图。3.5用中规模集成电路实现组合逻辑函数第3章3.５例.用四选一实现逻辑函数(2)(3)（1）

Y=D0(A1A0）+D1(A1A0）+D2(A1A0）+D3(A1A0）第3章3.５２.用译码器设计组合逻辑电路实现方法：（1）把函数式化为最小项之和的形式。（2）设定函数变量与译码器输入端的对应关系。（3）把函数式变换为与译码器输出相吻合的形式。（3）附加必要的门（或门或与非门),画出逻辑图。依据：当控制端为有效电平时，若译码器输入端接逻辑变量，在译码器的输出端则可得到输入变量的全部最小项。n位二进制译码器的输出给出了n变量的全部最小项。通过附加必要的门，可获得任意形式数量不大于n的组合逻辑函数。例1：用74LS138实现Y=AB+BC

Y=AB（C+C）+BC（A+A）=ABC+ABC+ABC=ABC+ABC+ABC=ABCABCABC=Y3Y6Y774LS138A0

A2

A1AB

CSASBSC1Y3Y6Y7&Y第7章7.6第3章3.3任何三输入变量的逻辑函数都可以用74LS138和与非门来实现。

译码器输出为反函数用与非门；译码器输出为原函数用或门。第3章3.3例2：

用74LS138和与非门来实现多输出逻辑函数

(1)化为最小项之和(2)进行变换(3)电路图Y0=M0

，例3：74LS138构成八路数据分配器。

DY0Y5Y4Y1Y3Y6Y7A2A1A0=010

当SA=1,SB=0,Y2Y2=0如果D=0,即SC=0,正常译码,Y2=1如果D=1,即SC=1,不译码,所以Y2=D74LS138A0

A2

A1SASBSC1Y6Y7DA2

A1A0

Y0Y1…..…..数据输入选择控制端A2A1A0第7章7.6第3章3.3

在计算机中，有一些信息需要长期存放，例如常数表、函数、固定程序、表格和字符等，因此需要一种存储器来长期保存信息，只读存储器ROM就是这样的一种存储器。其特点是在数据存入后，只能读出其中存储单元的信息，但不能写入。3.6只读存储器〔ROM〕断电后不丧失存储内容，故称只读存储器ROM〔ReadOnlyMemory〕。其内容一旦写入就不会丧失，除非使用紫外线照射。只读存储器可分为以下几类：掩膜ROM：这种ROM在制造时就把需要存储的信息用电路结构固定下来，使用中用户不能更改其存储内容，所以又称固定存储器。可编程ROM〔PROM〕：PROM存储的数据是由用户按自己的需求写入的，但只能写一次，一经写入就不能更改。可改写ROM〔EPROM、E2PROMFlashMemory〕：这类ROM由用户写入数据〔程序〕，当需要变动时还可以修改，使用较灵活。根据逻辑电路的特点，ROM属于组合逻辑电路，即给一组输入〔地址〕，存储器相应地给出一种输出〔存储的字〕。因此要实现这种功能，可以采用一些简单的逻辑门。1.掩膜ROM掩膜ROM，又称固定ROM，这种ROM在制造时，生产厂利用掩膜技术把信息写入存储器中。按使用的器件可分为二极管ROM、双极型三极管ROM和MOS管ROM三种类型。在这里主要介绍二极管掩膜ROM。图3.6是4×4的二极管掩膜ROM，它由地址译码器、存储矩阵和输出电路3局部组成。地址译码器采用单译码方式，其输出为4条字选择线W0～W3。当输入一组地址，相应的一条字线输出高电平。存储矩阵由16个存储单元组成，每个十字交叉点代表一个存储单元，交叉处有二极管的单元，表示存储数据为“1〞，无二极管的单元表示存储数据为“0〞。输出电路由4个驱动器组成，四条位线经驱动器由D3～D0输出。

例如，当输入地址码A1A0=10时，字线W2=1，其余字选择线为0，W2字线上的高电平通过接有二极管的位线使D0、D3为1，其他位线与W2字线相交处没有二极管，所以输出D3D2D1D0=1001，根据图3.6-1的二极管存储矩阵，可列出对应的真值表如表7.1。所示这种ROM的存储矩阵可采用如图3.6(b)所示的简化画法。有二极管的交叉点画有实心点，无二极管的交叉点不画点。

显然，ROM并不能记忆前一时刻的输入信息，因此只是用门电路来实现组合逻辑关系。实际上，图3.6(a)的存矩矩阵和电阻R组成了4个二极管或门，以D2为例，为例二极管或门电路如图3.6(c)所示，D2=W0+W1，因此属于组合逻辑电路。用于存储矩阵的或门阵列也可由双极型或MOS型三极管构成，在这里就不再赘述，其工作原理与二极管ROM相同。图3.6-14×4二极管掩膜ROM表7·1二极管存储器矩阵的真值表A1A0D3