浙江大学城市学院计算机组成原理期末试卷

____________：名姓_______：号学________：级班__________：业专_______：级年………线………………订………………装………浙江大学城市学院2023—2023学年第二学期期末考试试卷《计算机组成》题序一二三四总分得分评卷人开课单位：计算分院；考试形式：闭卷；考试时间：2023_年_7_月_题序一二三四总分得分评卷人得分一．选择题(本大题共_25_题，每题_1_分，共25分。)得分一条机器指令是由假设干条 组成的序列来实现的而机器指令的总和便可实现整个指令系统。A.微操作 B.微指令 C.指令 D.微程序在三种集中式总线掌握方式中， 方式响应时间最快。A．链式查询； B．计数器定时查询；C．独立恳求； D．以上都不是。带有处理器的设备一般称为 设备。A智能化 B交互式 C远程通信 D过程掌握某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进展处理这种处理需要Y秒，因此该系统可以跟踪到每秒 次中断恳求。A．N/〔X+Y〕N B.N/〔NX+Y〕116页C.min[1/X,1/Y] D.max[1/X,1/Y]5.主存储器是计算机系统的记忆设备，它主要用来 。A存放数据 B存放指令 C存放数据和程序 D存放微程序6．系统总线中掌握线的功能是 。A供给主存、I/OB供给数据信息供给时序信号供给主存、I/O接口设备的响应信号7．DMA方式 。A．能用于高速外围设备的信息传送，并能代替中断方式；B．不能取代中断方式；C．可以向CPU恳求中断以开头数据传送；D．能取代中断方式。某机具有先间接寻址后变址的寻址方式，设变址存放器为X，形式地址为D，则这种寻址方式的有效地址为 。A．EA=(X)+D； B．EA=(X)+(D)；C．EA=((X)+D)； D．EA=X+D。从掌握存储器中读取一条微指令并执行相应操作的时间叫 。A．CPU周期 B．微指令周期 C．时钟周期 D．机器周期为了便于实现多级中断，保存现场信息最有效的方法是承受 。A通用存放器C堆栈

B存储器D外存I/O设备与主机交换信息的方式中，DMA方式的特点是 。A．CPU与设备串行工作，传送与主程序串行工作；B．CPU与设备并行工作，传送与主程序串行工作；C．CPU与设备并行工作，传送与主程序并行工作；D．CPU与设备串行工作，传送与主程序并行工作。假设9BH表示补码〔含1位符号位．其对应的十进制数 。7；C．-101；

B．-27；D．101。216页以下字符码中有奇偶校验位，但没有数据错误，承受奇校验的字符码。A11001001C11010001

B11010111D11001000直接寻址的无条件转移指令功能(JMP35H)是将指令中的地址码35H送入 。A．PC； B．地址存放器；C．累加器； D．ACC微程序掌握器比组合规律掌握器速度要慢主要是由于增加了从 读取微指令的时间。主存储器C．高速缓存

掌握存储器D．指令存放器以下不属于CPU内部存放器的是 .中断允许存放器EIC.程序计数器PC

指令存放器IRD.地址存放器AR慢速或中速的外围设备和CPU进展I/O操作时，承受的定时方式是： .同步定时方式C．穿插定时方式

BD并行定时方式中断效劳程序除执行保存现场、恢复现场、开放中断并返回主程序任务外，对要求中断的设备进展效劳，使其同CPU交换 的数据，或作其他效劳。1KB B.一个字C．一个字节 D.一位指令系统承受不同寻址方式的目的是 。A实现存贮程序和程序掌握；B缩短指令长度，扩大寻址空间，提高编程敏捷性；C可直接访问外存；D供给扩展操作码的可能并降低指令译码的难度；中断处理过程中, 项是由硬件完成的。开中断 B.关中断 C.保存CPU现场 D.恢复CPU现场21 以下四种类型指令中，执行时间最长的是 。A.RR型指令 B.RS型指令C.SS型指令 D.空操作指令在独立恳求方式下，假设有N个设备，则 .316页A．有一个总线恳求信号和一个总线响应信号B．有N个总线恳求信号和NC．有一个总线恳求信号和N个总线响应信号D．有N分总线恳求信号和一个总线响应信号虚拟存储器与主存之间的地址变换是 A．由程序设计人员编程时完成B．由操作系统掌握完成C．由相联存储器完成D．由硬件独立完成中断向量地址是： 。A子程序入口地址 B中断返回地址C中断效劳程序入口地址的指示器 D中断效劳程序入口地址直接映射cache的主要优点是实现简洁。这种方式的主要缺点是 。A它比其他cache映射方式价格更贵B2个或多个块映射到cacheC它的存取时间大于其它cacheDcache得分二．填空题(本大题共 10题，每题 1 分，共 10 分。)得分在DMA传送方式中一次数据传送完毕后接口会以 方式通知CPU传送过程的完毕。主存容量为虚存容量为如页面大小为则页表长度。CPU并行处理技术中的并行性包括两种含义，分别指同时性和 。在当代总线构造中，总线掌握器完成几个总线恳求者之间的协调与 任务。计算机运行时，指令和数据存放在 中，而机器微指令存放在控存中。cacheCPU 问题，另外还包括存储治理、主存安排和存储保护等方面。机器指令由两个字段组成，其中操作码字段表征指令的操作即特征与功能，而字段指示操作数的地址。某SRAM芯片存储容量为128K×32位按字编址该芯片的地址线数目为 。416页某指令有效地址计算表达式EA=〔PC〕+D，其中PC为程序计数器，D为偏移量，则表示的是 寻址方式。在补码加减计算溢出推断中，变形补码推断方式对两个符号位进展 运算以进展溢出推断。得分三．分析题(本大题共5得分

题，每题

7分，共35

分。)流水线构造分析什么是流水线的断流？造成的缘由有哪三种？请指出以下各组指令间存在何种数据相关：I1: STAM(A)，R3； (R3)->M(A)，M(A)是存储器单元I2: SUBR3，R4，R5； (R4)-(R5)->R3(II)I3 MULR3，R1，R2； (R1)×(R2)->R3I4: SUBR3，R4，R5； (R4)-(R5)->R3(III)I5:SUBR1，R2，R3； (R2)-(R3)->R1I6: ADDR4，R1，R5； (R1)+(R5)->R4如下图为CPU在执行ADD R1,R2指令，请答复画出指令周期流程方框图,包括取指令阶段；2〕图中指令和数据分别位于不同的缓存中，该CPU构造的名称是什么？能否将指令和数据存放在同一个缓存中？当前构造和将指令和数据同时存放的构造相比有什么优势？第516页1664K*16Cache4K*1664Cache161〕2)AA6ECacheG表示,行号iLj以下图为当代计算机流行总线构造在图中的多总线构造中，请指出A、B、CD承受多总线构造有何优点?616页ABCD某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时ABCD512*323个，微指令承受水平型格式，后继微指令地址承受断定方式。(1)(2)依据以下图简述微地址生成方式。716页得分四．综合题(本大题共_3 题，每题得分

10_分，共

30分。)1IRPC为程序计数器〔具有加1功能M为主存〔受R/W该信号为0时读内存，为1时写内存，ARDR为数据缓冲存放器，ALU内+-掌握信号打算完成何种操作信号，掌握信号G掌握的一个门电路。全部箭头线上的小圈表示掌握信号的输入/R1i表示存放器R1R1oR1“SUBR2,R1”指令完成(R2)-(R1)→R1的功能操作。画出其指令周期流程方框图，设计相应的微指令，需要包括取指令阶段。“ADD(R3),R0”指令完成((R3))+(R0)→R0的微指令，需要包括取指令阶段。留意：参照下表指令格式，以二进制设计微指令。但写在答题纸上的结果必需是将二进制表示的微指令转换成1616进制表示写在指令周期流程图的边上。第816页123456789101112131415161718192021R1iR2iR3iR0iR1oR2oR3oR0oIRiIRoPCiPCoARiR/WDRiDRoXiYi+--G16561616201616位变址存放器。指令汇编格式中的S(源)，D(目标)都是通用存放器，MADDADD(OP)=〔A〕H，源操作数和目标操作数都位于通用存放器，形式为ADDS,D；STA为双字长写数指令，操作码是STA(OP)=(1B)H,源操作数在通用存放器，目标操作数通过变址寻址方式获得，形式为STAS,M；LDALDA(OP)=(3C)H20位内存地址直接给出，形式为LDAD,M。要求：设计三条指令格式，要求确定指令操作码、源操作数和目的操作数的寻址方式以及地址长度，画出指令格式并标注各局部作用与位数；处理机完成哪一种操作所花时间最短？那一种最长？请说明理由；以下状况下每个十六进制指令字分别代表什么操作？如有编码不正确，请将其改正成为合法指令：①(1D34)H②(F0F8)H(5AD2)H第916页以下图为CPU12I/O设备的中断构造，请答复：如何制止设备H产生中断？CPU现执行设备K的中断效劳程序，IM0,IM1,IM2,IM3的状态是什么？假设CPU正在执行设备A的中断效劳程序，IM0,IM1,IM2,IM3的状态又是什么？IM0,IM1,IM2,IM31001IR0,IR1,IR2,IR31110CPU会响应哪一级中断(IR0,IR1,IR2,IR3中选择一项)？当一般中断模式下，CPU在正常执行main程序时，有设备E提出中断恳求，当CPU处AH同时有中断恳求,CPU完成这些设备的中断效劳过程。高优先权高优先权低高路与0IM130IR133IR设备A设备B设备C0IM120IR122IR中断掌握规律设备D设备EF0IM110IR111IRCPU设备G设备HI0IM100IR100IR设备JK设备L先权低第1016页得分一．选择题(本大题共25得分一．选择题(本大题共25125_________：名姓_______：号学________：级班__________：业专_______：级年………线………………订………………装………20232023《计算机组成》题序一二三四总分得分评卷人开课单位：计算分院；考试形式：闭卷；考试时间：20237题序一二三四总分得分评卷人1B2C3A4B5C6A7B8C9B10C11C12C13D14A15B16A17B18B19B20B21C22B23B24D25B1中断2512/293并发性4仲裁5主存/内存6容量7地址码8179相对10异或得分二．填空题(本大题共10110得分二．填空题(本大题共10110得分三．分析题(本大题共5得分1.

题，每题

7分，共35

分。)流水过程中通常会消灭以下三种相关冲突，使流水线断流。资源相关数据相关掌握相关读后写写后写写后读2.PC->ICacheICache->ARR1->ALU,R2->ALUPC->ICacheICache->ARR1->ALU,R2->ALUALU->DRDR->R2~是哈佛构造， 1分可以放在同一个缓存中，但是将指令和数据分别存放，可以使取指令和取数据操作不简洁产生冲突，从而提高整体速度。 2分第12页共16页3.组相联(1) Cache 4k 64组 每组4行 每行16字主存64K 共64群按64块一群每块16字****************S-DSW664其次步第一步第三步先依据6位组号S确定主存映射到cache的组然后将该组4行cache的tag标〔S-局部度为6位)与内存地址的前6位进展比较。假设命中，再依据行内字地址进展比对。 4分AAE6=101010 101110 0110依据S=101111可确定映射到主存编号为46的组〔全部组序号为0-63〕即G ，该组一共有447行，行号为L —L 然后依据s-d=101010与该组的4行进展比较，以确定是否命中。假设命188 191,中，则依据w=0110字内地址进展寻址。4.A:CPU总线B：系统总线C：高速总线D：扩大总线

(4分)

3分其中算出472分(2) (3分)表达了高速、中速、低速设备连接到不同总线上同时进展工作，以提高总线的效率和吞吐量处理器构造的变化不影响高速总线CPUcache之间承受高速的CPU总线。主存连在系统总线上。高速总线上可以连接高速LAN〔100Mb/s局域网、视频接口、图形接口、SCSI接口〔支持本地磁盘驱动器和其他外设、Firewire接口〔支持大容量I/O设备。高速总线通过扩大总线接口与扩大总线相连，扩大总线上可以连接串行方式工作的I/O设备。第1316页桥是一种具有缓冲、转换、掌握功能的规律电路。CPU总线、系统总线和高速总线通过桥彼此相连。微命令P测试推断字段微地址20395. (1) 总长微命令P测试推断字段微地址2039得分四．综合题(本大题共 3题，每题 10_分，共 30 分。)得分四1.综合题：1003001HPC->ARPCo,G,ARi003001HPC->ARPCo,G,ARi000000HM->DRR/W=R000000HM->DRR/W=R001021HDR->IRDRo,G,IRi001021HDR->IRDRo,G,IRiR2->YR1->XY-R2->YR1->XY-->R1010011H100003H

-,G,R1i

004101HR3->ARM->DRR3->AR