计算机组成与结构

一、选择题(每小空1分，共10分)“超前进位加法电路”引入的进位产生函数G=(D)。iX+YB.X㊉YC.(X+Y)XYD.X•Yiiiiiiiiii下述(A)属于时序逻辑电路。触发器B.译码器 C.数据选择器 D.加法器码制FFH,若表示真值127,则为(A)码。移B.原C.补D.反若存储器中有1K个存储单元，采用双译码方式时要求译码输出线为(D)。10 B.5 C.1024 D.645•和主存相比，外存的特点是(A)。B.容量大，速度慢，成本高D.容量小，速度慢，成本低容量大，速度慢，成本低B.容量大，速度慢，成本高D.容量小，速度慢，成本低下列说法正确的是(B)。EPROM是可改写的，因而是随进存储器的一种。EPROM是可改写的，但不能作为随机存储器使用。EPROM只能改写一次，因此不能作为随机存储器使用。三者均错误。指令系统中采用不同寻址方式的目的是(B)。可降低指令译码的复杂度可缩短指令字长，扩大寻址空间，提高编程和灵活性实现程序控制三者都正确8•在cache存储器中，和使用全相联映像相比，组相联映像的优点是(B)。cache命中率高 B.目录表短，实现成本低C.块冲突率低 D.cache利用率高在微程序控制器中，机器指令与微指令的关系是(B)。A•每条机器指令由一条微指令来执行每条机器指令由一段微指令编程的微程序来执行C•一段机器指令组成的程序可由一条微指令来执行D•一条微指令由若干条机器指令组成计算机的存储器采用分级方式是为了(B)。减少主机箱的体积解决容量、价格、速度三者之间的矛盾保存大量数据方便操作方便二、填空题(每空1分，共20分)用BOOTH法对补码两位乘法操作，当乘法由1位符号位和n(偶数)位数据位组成时，若在乘数的末位补一个“0”，求部分积的次数为』/2丄—，最后一次的右移操作右移—丄—位，若将乘数增加1位符号位，求部分积的次数为n/2+l，最后一次的右移操作右移卫_位。在浮点减法运算中，主要的操作内容及步骤是对阶、尾数相减、规格化、舍入和判溢出。3•微指令由控制字段和地址字段组成，其基本的控制字段编译法有直接控制法、字段直接编译法和字段间接编译法。半导体静态RAM靠触发器存储信息，而半导体动态RAM靠电容存储信息。将2008表示成16位二进制定点整数为0010000000001000。高速缓冲存储器与主存的地址映射一般有全相联映像、直接映像和组相联映像三种。7.设有7位信息码0110101,则低位增设偶校验码位后的代码为01101010,低位增设奇校验码位后的代码为01101011。三、名词解释(每小题4分,共20分)组合逻辑电路：逻辑电路的输入状态仅和当时的输入状态有关,而与过去的输入状态无关,这种逻辑电路为组合逻辑电路。硬布线控制方法：通过逻辑电路直接连线而产生时序控制信号的方法,又称组合逻辑控制方式。微程序：用于完成计算机的指令功能的微指令序列的集合。相联存储器：按内容寻址存储器,除按地址可随机读写外,还有比较功能,可按信息内容寻址,存储器查询速度快。存储周期：连续两次启动同一存储器进行存取操作所需的最小时间间隔。四、简答题(每小题5分,共20分)简述几种判别加减法运算溢出的方法。答：采用单符号位有两种方法：当符号相同的两数相加时,如果结果的符号与加数(或被加数)不相同,则为溢出。两个符号位相反的数相减,若结果的符号位与被减数的符号位相反,则为溢出。其他情况不会有溢出产生。当任意符号两数相加时，如果C=Cf，运算结果正确，其中C为数值最高位的进位，Cf为符号位的进位。如果CHCf，则为溢出，所以溢出条件=C@Cf。采用双符号位的方法：采用双符号位fS2，fS1。正数的双符号位为00，负数的双符号位为11。符号位参与运算，当结果的两个符号位fS1，fS2不相同时，为溢出。所以溢出条件=fS1㊉fS2。若结果的符号位位01，则为正溢出；若结果的符号位为10，则为负溢出。程序和微程序、机器指令和微指令、主存储器和控制存储器这几个概念有何区别？答：(1)程序和微程序。程序是由程序员编写的，由指令组成，而微程序用以控制指令的执行，它是由微指令组成的。机器指令和微指令。机器指令是把程序员编写的程序经编译以后成为机器能执行的以二进制码形式表示的指令；在微程序控制的计算机中通过执行一串微指令完成一条指令的功能。主存储器和控制存储器。主存储器用来存放程序和数据，在运行程序时，CPU从主存储器取指令和存取数据，一般由随机存储器RAM构成。控制存储器用来存放微程序，用以解释指令的执行，一般由只读存储器ROM构成。冯.诺依曼机有哪些特点？答：(1)计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。采用存储程序的方式，程序和数据放在同一存储器中，由指令组成的程序可以修改。数据以二进制码表示(4)指令由操作码和地址码组成。指令在存储器中按执行顺序存放，由指令计数器指明要执行的指令所在的单元地址，一般按顺序递增。机器以运算器为中心，数据传送都经过运算器。cache的命中率与哪些因素有关？分别阐述之。答：cache的命中率与cache的容量、块的大小、地址映像方式和替换算法有关。在其他因素不变的情况下，cache的容量大，命中率高；块的大小要适中，其对命中率的影响与执行的程序有关；在地址映像方面，全相联的命中率最高，但因所需硬件太多，一般不采用，直接映像命中率最低，但是简单，比较理想的是组相联；在替换算法方面，LRU替换算法高于FIFO或随机替换算法，一般采用修正后的LRU算法。五、计算题（每小题10分，共30分）某程序对页面要求的序列为342643743634846（1） 设主存容量为3个页面，求FIFO和LRU替换算法时，各自的命中率（假设开始时主存为空）（2） 当主存容量增加到4个页面时，两替换算法各自的命中率又是多少？解：（1）FIFO：20%LRU:40% （5分）（2）FIFO：40%LRU:60% （5分）设生成多项式为x3+x+l,试写出其对应的二进制代码，并计算数据信息10101的CRC编码。解：对应的二进制代码为：1011 （3分）CRC编码为：（x4+x2+1）（x3+x+1）=x7+x4+x2+x+1 （7分）有一个cache的容量为2K字，每块为16字，问：（1） 该cache可容纳多少个块？（2） 如果主存的容量是256K字，则有多少个块？（3） 主存的地址有多少位？cache的地址有多少位？（4） 在直接映射方式下，主存中的第i块映射到cache中哪一个块？（5） 进行地址映射时，存储器地址分成哪几段？各段分别多少位？TOC\o"1-5"\h\z解：（1）cache中有2048/16=128个块。 （2分）⑵主存有256K/16=214=16384个块。 （2分）（3）主存容量为256K=218字，所以主存的地址有18位。cache容量为2K=211字，所以cache字地址为11位。 （2分）⑷主存中的第i块映象到cache中第imod128个块中。 （2分）（5）存储器的字地址分成三段：区地址、组地址、块内字地址。区地址的长度为18-11=7位，组地址为7位，块内字地址为4位。 （2分）1•在32位的总线系统中，若时钟频率为1000MHZ,总线上5个机器周期传送一个32位字，则该总线系统的数据传送速率为_C M字节/秒200 B.600 C.80O D.10002•某系统总线的一个总线周期包含3个时钟周期，每个总线周期中可以传送32位数据。若总线的时钟频率为33MHz,则总线带宽为_C_ 。A.132MB/s B.33MB/s C.44MB/s D.396MB/s试卷A一、 填空题：（每空1分，共15分）1、 原码一位乘法中，符号位与数值位（分开计算），运算结果的符号位等于（相乘两数符号位的异或值）。2、 码值80H:若表示真值0,则为（移）码；若表示真值一128,则为（补）码。3、 微指令格式分为（水平）型微指令和（垂直）型微指令，其中，前者的并行操作能力比后者强。4、 在多级存储体系中，Cache存储器的主要功能是（匹配CPU和主存之间的速度）。5、 在下列常用术语后面，写出相应的中文名称：VLSI（超大规模集成电路）,RISC（精简指令系统计算机）,DMA（直接存储器存取（访问））,DRAM（动态随机读写存储器）。6、 为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括（地址总线），（数据总线）（读写控制线）。7、 从计算机系统结构的发展和演变看，近代计算机是以（存储器）为中心的系统结构。二、 单项选择题：（每题2分，共40分）

1、寄存器间接寻址方式中，操作数处于（B）中。A、通用寄存器B、主存 C、程序计数器D、堆栈2、CPU是指（C）。A、运算器B、控制器C、运算器和控制器D、运算器、控制器和主存3、 若一台计算机的字长为2个字节，则表明该机器（C）。A、 能处理的数值最大为2位十进制数。B、 能处理的数值最多由2位二进制数组成。C、 在CPU中能够作为一个整体加以处理的二进制代码为16位。D、 在CPU中运算的结果最大为2的16次方4、 在浮点数编码表示中，（A）在机器数中不出现，是隐含的。A、基数 B、尾数 C、符号 D、阶码5、 控制器的功能是（D）。A、产生时序信号 B、从主存取出一条指令 C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。6、 虚拟存储器可以实现（B）。A、 提高主存储器的存取速度B、 扩大主存储器的存储空间，并能进行自动管理和调度C、 提高外存储器的存取周期D、 扩大外存储器的存储空间7、 32个汉字的机内码需要（B）。A、8字节 B、64字节 C、32字节 D、16字节8、 相联存储器是按（C）进行寻址的存储器。A、地址指定方式 B、堆栈指定方式C、内容指定方式 D、地址指定方式与堆栈存储方式结合9、 状态寄存器用来存放（D）。A、算术运算结果 B、逻辑运算结果C、运算类型 D、算术逻辑运算指令及测试指令的结果状态10、 在机器数（C）中，零的表示形式是唯一的。A、原码 B、补码 C、补码和移码 D、原码和反码11、 计算机的存储器采用分级方式是为了（B）。A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾C、保存大量数据方便 D、操作方便12、有关Cache的说法正确的是（B）。A、只能在CPU以外 B、CPU内外都可以设置CacheC、只能在CPU以内 D、若存在Cache，CPU就不能再访问主存13、在定点二进制运算中，减法运算一般通过（D）来实现。A、原码运算的二进制减法器CA、原码运算的二进制减法器C、补码运算的十进制加法器14、堆栈常用于（C）。A、数据移位 B、程序转移D、补码运算的二进制加法器C、保护程序现场 D、输入、输出15、计算机系统的层次结构从内到外依次为（A）。A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统 D、应用软件、硬件系统、系统软件16、一个指令周期通常由（D）组成。A、若干个节拍 B、若干个时钟周期C、若干个工作脉冲 D、若干个机器周期17、在计算机系统中，表征系统运行状态的部件是（D）。A、程序计数器 B、累加计数器 C、中断计数器 D、程序状态字18、 某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是（C）。A、4 B、5 C、6 D、719、 某一SRAM芯片，其容量是1024X8位，除电源和接地端外，该芯片引脚的最小数目是（A）。A、20 B、22 C、25 D、3020、 下面尾数（1位符号位）的表示中，不是规格化尾数的是（D）。A、010011101（原码） B、110011110（原码）C、010111111（补码） D、110111001（补码）三、简答题：（每题5分，共10分）1、Cache与主存之间的地址映像方法有哪几种？各有何特点？映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题：（共35分）1、（本题7分）某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：（1） 该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数X字长）？（4分）答：操作控制字段18位，判别测试字段3位，控存容量是128X28；（2） 该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？（3分）答：共16条指令，需112条微指令，控存合适，能满足需要。操作控制字段判别测试字段下址字段2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位）阶码（3位）数符（1位）尾数（4位）则按上述浮点数的格式：（1）若（X）10=22/64，（Y）10=—2.75，则求X和Y的规格化浮点数表示形式。（6分）答：X和Y的表示为：X阶码：1111尾数：01011Y阶码：0010尾数：10101

（2）求［X+Y］浮（要求用补码计算，列出计算步骤）（6分）答：①、对阶：Ex—Ey=11・101 保留Ey,X尾数右移3位。②、尾数加：得：11.0110011、规格化：已经是④、舍入：尾数：11.0110 ⑤、判溢出：无溢出，故结果为：阶码0010尾数10110值：一0.1010X223、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）若该机主存采用16KX1位的DRAM芯片（内部为128X128阵列）构成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6分）答：共需32个芯片，刷新信号周期约为15・6“s,刷新行地址7位；（2）若为该机配备2KX8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H,则该地址可映像到Cache的哪一组？（4分）答：主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。试卷B一、单项选择题：（每题1分，共20分）1、目前我们所说的个人台式商用机属于DA、巨型机 BA、巨型机 B、中型机2、下列数中最大的数是 A。A、（10011001）2 B、（227）8C、小型机 D、微型机C、(98)16D、(152)103、在小型或微型计算机里，普遍采用的字符编码是DD、ASCII码D、原码和反码A、BCD码 BD、ASCII码D、原码和反码A、原码 B、A、原码 B、补码 C、反码5、设［X］补=l.xlx2x3x4,当满足 A时，X>-1/2成立。A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意C、xl必须为0，x2x3x4至少有一个为l D、xl必须为0，x2x3x4任意6、 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是DA、11001011B、11010110C、11000001 D、110010017、在CPU中，跟踪后继指令地址的寄存器是B。A、指令寄存器B、程序计数器 C、地址寄存器D、状态条件寄存器8、 EPROM是指D。A、读写存储器 B、只读存储器C、可编程的只读存储器 D、光擦除可编程的只读存储器9、 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）-MSP，（SP）-1-SP。那么出栈操作的动作顺序应为D。A、（MSP）-A，（SP）+1-SP B、（MSP）-A，（SP）-1—SPC、（SP-1）—SP，（MSP）-A D、（SP）+1-SP，（MSP）-A10、 下面尾数（1位符号位）的表示中，不是规格化的尾数的是D。A、010011101（原码） B、110011110（原码）C、010111111（补码） D、110111001（补码）11、 在主存和CPU之间增加cache存储器的目的是C。A、增加内存容量 B、提高内存可靠性C、解决CPU和主存之间的速度匹配问题 D、增加内存容量，同时加快存取速度12、 CPU主要包括B。A、控制器 B、控制器、运算器、cacheC、运算器和主存 D、控制器、ALU和主存13、设变址寄存器为X,形式地址为D,（X）表示寄存器X的内容，变址寻址方式的有效地址为 A。A、EA=（X）+DB、EA=（X）+（D）C、EA=（（X）+D） D、EA=（（X）+（D））14、 信息只用一条传输线，且采用脉冲传输的方式称为A。A、串行传输 B、并行传输C、并串行传输 D、分时传输15、 下述I/O控制方式中，主要由程序实现的是B。A、PPU（外围处理机）方式 B、中断方式C、DMA方式 D、通道方式16、 系统总线中地址线的功能是D。A、用于选择主存单元地址 B、用于选择进行信息传输的设备C、用于选择外存地址 D、用于指定主存和I/O设备接口电路的地址17、CRT的分辨率额为1024X1024，颜色深度为8位，则刷新存储器的存储容量是C。A、2MB B、1MB C、8MB D、1024B18、 设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为C。A、27H B、9BH C、E5H D、5AH19、 根据国标规定，每个汉字在计算机内占用B存储。A、一个字节 B、二个字节 C、三个字节 D、四个字节20、 某一SRAM芯片，其容量为512X8位，考虑电源端和接地端，该芯片引出线的最小数目应为D。A、23B、25C、50D、19二、 填空题：（每空1分，共20分）1、设X=—0.1011，则［X］补为10101 。2、 汉字的输入码，机内码，字形码是计算机用于汉字输入、内部处理、输出三种不同用途的编码3、数控机床是计算机在自动控制方面的应用，邮局把信件自动分拣是在计算机人工智能 方面的应用。4、 计算机软件一般分为系统软件和应用软件两大类。5、 RISC的中文含义是精简指令系统计算机；CISC的中文含义是复杂指令系统计算机6、 对动态存储器的刷新有两种方式，它们是集中式刷新和分布式刷新。7、 机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表示时，最大浮点数是（1一2—9）X231，绝对值最小的非0的正数是2—418、 在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有先进先出算法（FIFO）和近期最少使用算法（LRU）等。9、 一条指令实际上包括两种信息即操作码和地址码。10、 按照总线仲裁电路的位置不同，可分为集中式仲裁和分布式仲裁。三、 简答题：（每题5分，共15分）1、 CPU中有哪些主要寄存器？简述这些寄存器的功能。答:CPU有以下寄存器:①指令寄存器（IR）：用来保存当前正在执行的一条指令。②程序计数器（PC）：用来确定下一条指令的地址。③地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。缓冲寄存器（DR）：V1＞作为CPU和内存、外部设备之间信息传送的中转站。V2＞补偿CPU和内存、外围设备之间在操作速度上的差别。＜3＞在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。⑤通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时,为ALU提供一个工作区。⑥状态条件寄存器（PSW）：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。2、 RISC机器具有什么优点，试简单论述。答：RISC是精简指令系统计算机，它有以下特点：①选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。②指令长度固定，指令格式种类少，寻址方式种类少。③只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。④大部分指令在一个机器周期内完成。⑤CPU中通用寄存器数量相当多。⑥以硬布线控制为主，不用或少用微指令码控制。⑦一般用高级语言编程,特别重视编译优化工作，以减少程序执行时间。3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？答：分为高速Cache——主存一辅存三级层次结构，容量从小到大，速度从高到低。存储介质：CacheSRAM主存 DRAM辅存 磁表面存储器四、综合题：(共45分)1、 求十进制数一123的原码表示，反码表示，补码表示和移码表示(用8位二进制表示，并设最高位为符号位，真值为7位)。(本题8分)答：原码：11111011反码：10000100补码：10000101移码：000001012、 基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器(存放当前正在执行的指令的地址)的内容为4500H，且存储器内存放的内容如下：地址内容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H(1)、若采用基址寻址方式，则取出的操作数是什么？、若采用变址寻址(考虑基址)方式，取出的操作数是什么？、若采用立即寻址方式，取出的操作数是什么？、若采用存储器间接寻址(不考虑基址)方式，取出的操作数是什么？、若相对寻址用于转移指令，则转移地址是多少？(本题10分)答：(1)、350OH (2)、2800H (3)、002BH (4)、2600H (5)、452BH3、 现有SRAM芯片容量为2KX4位，试用此芯片组成8KX8位的存储器，(1)、共需要多少这样的芯片？(2)要访问此存储器至少需要多少条地址线？其中片内寻址需几条？(本题6分)答：(1)8片 (2)13条，11条，4、 某双面磁盘，每面有220道，已知磁盘转速r=3000转/分。数据传输率为175000B/S。求磁盘总容量。(本题6分)解：因为Dr=rXN r=3000转/分=50转/秒所以N=Dr/r=(175000B/s)/(50/s)=3500B磁盘总容量=3500BX220X2=1540000B=1.54MB5、 设浮点数x=2_011X0.101100，y=2_010X(—0.011010)、计算x+y；(阶码与尾数均用补码运算)。、计算xXy；(阶码用补码运算，尾数用原码一位乘)。(本题15分)答：(1)阶码：11010 尾数：11000000(均为补码)(2)阶码：11010(补码)尾数：11100100(原码)(计算过程略)TOC\o"1-5"\h\z如果主存容量为16M字节，且按字节编址，表示该主存地址至少应需要 C 位。\o"CurrentDocument"(3)A．16 B．20 C．24 D．32某计算机内存按字节编址，内存地址区域从44000H到6BFFFH，共有__B_(11)—K字节。若采用16KX4bit的SRAM芯片，构成该内存区域共需_C_(12)—片。A.128 B.160 C.180 D.220\o"CurrentDocument"A.5 B.10 C.20 D.32内存地址从4000H到43FFH，共有_C_(47)_个内存单元。若该内存每个存贮单元可存储16位二进制数，并用4片存储器芯片构成，则芯片的容量是—C_(48)__OA、256B、512C、1024D、2048A.512X16bitB.256X8bit C.256X16bitD.1024X8bit4•计算机指令系统中采用不同寻址方式的主要目的是D(56)。在下列寻址方式中取得操作数速度最慢的是 (57)D。(56)A、可直接访问内存或外存B、 提供扩展操作码并降低指令译码难度C、 简化汇编指令的设计D、 缩短指令长度，扩大寻址空间，提高编程灵活性(57)A、相对寻址B、基址寻址C、寄存器间接寻址 D、存储器间接寻址5•程序计数器(或指令地址寄存器)属于CPU的_B_(51)_部件。(51)A.运算器 B.控制器 C.存储器D.I/O接口6•计算机的控制器是由多种部件组成的，其中不包括_(55)_C_。(55)A.指令寄存器IRB.程序计数器PC(指令指针寄存器IP)C.算术逻辑单元ALUD.程序状态字寄存器PSWCPU中的控制器是由一些基本的硬件构成的。__C—不是构成控制器的部件。A.时序部件和微操作形成部 B.程序计数器C.外设接口部件 D.指令寄存器和指令译码器某计算机系统的内存存储系统是由cache和主存构成，cache的存取周期是45ns，主存的存取周期是200ns，已知在一段给定的时间内，CPU共访问存储系统2000次，其中访问主存100次，问：cache的命中率是多少？CPU访问该内存存储系统的平均时间？cache--主存的效率是多少？解：1)h=Nc/(Nc+Nm)=(2000-100)/2000=0.95(2)ta=h*tc+(1-h)*tm=0.95*45+0.05*200=60ns(3)e=tc/ta=45/60=83.3%cache的存取周期是40ns，主存的存取周期是200ns，cache/主存系统平均访问时间为50ns，求cache的命中率？解：50=h*40+(1-h)*200 h=93.8%磁盘组有6片磁盘，每片有两个记录面，最上最下两面不用，存储区域内径22cm，外径33cm，道密度为40道/cm，内层位密度为400位/cm，转速为2400转/分，问：共有多少个存储面可用？共有多少柱面？盘组总容量是多少？数据传输率是多少？采用定长数据块记录格式，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？(每扇区1KB)如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上还是同一个柱面上？有效存储区域=16.5-11=5.5(cm)因为道密度=40道/cm,所以40X5.5=220道，即220个圆柱面内层磁道周长为2nR=2X3.14X11=69.08(cm)每道信息量=400位/cmX69.08cm=27632位=3454B每面信息量=3454BX220=759880B盘组总容量=759880BX10=7598800B磁盘数据传输率Dr=rN,N为每条磁道容量，N=3454B,r为磁盘转速，r=2400转/60秒=40转/

秒Dr=rN=40X3454B=13816B/s(4)采用定长数据块格式,直接