3.3 加法器与运算部件

3.3加法器与运算部件需解决的关键问题：如何以加法器为基础，实现各种类型的算术逻辑运算处理。解决思路：

复杂运算四则运算加法运算解决方法：在加法器的基础上，增加移位传送功能，并且输入运算控制条件。1/17加法单元iCi

Ai

Bi（本位操作数）（本位进位）∑i（本位和）3.3.1加法器及其进位1、加法单元1个输入为1时:

∑i为1，Ci为0；2个输入为1时:

∑i为0，Ci为1；3个输入为1时:

∑i为1，Ci为1。整理真值表∑i=(Ai+Bi+Ci-1)mod

2Ci=(Ai+Bi+Ci-1)int

2（低位进位）Ci-12/17AiBiCi-1∑iCi00000100101100111111+AiBiCi-1∑i=AiBiCi-1+AiBiCi-1+AiBiCi-1+(AiBi+AiBi)Ci-1=(AiBi+AiBi)Ci-1+(Ai⊕Bi)Ci-1=(Ai⊕Bi)Ci-1=(Ai⊕Bi)⊕Ci-1+AiBiCi-1Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBi=(AiBi+AiBi)Ci-1=(Ai⊕Bi)

Ci-1+AiBi0100011010113/17构造全加器∑i

=(

Ai⊕Bi

)⊕Ci-1Ci=AiBi+(Ai⊕Bi)Ci-1Ci∑iAiBiCi-1+××4/17所以

Ci=Gi+PiCi-1令AiBi

=

GiAi⊕Bi=

Pi进位的基本逻辑:本位进位、绝对进位条件进位、传递进位Ci=AiBi+(Ai⊕Bi)Ci-12、进位链逻辑5/173、串行加法器（1）特点：低位向高位依次传递进位信号。[例]先看一个8位数串行相加的例子（2）影响运算速度的主要因素

进位信号的传递∑8

∑7∑2∑1A8B8A7B7A2B2A1B1

11110000C011111100006/17C1（3）进位逻辑

特点：进位信号逐位形成。设n位加法器

1）逻辑式C1=G1+P1C0C2=G2+P2C1Cn=Gn+PnCn-12）结构举例Gi×AiBiAiBiPiG1P1C0G2P2C27/17

[特点]各位进位信号同时形成C1=G1+P1C0C2=G2+P2C1

=G2+P2G1+P2P1C0

Cn=Gn+PnCn-1=Gn+PnGn-1+…+PnPn-1…P2P1C0

n+1项4、并行加法器

n位加法器，进位逻辑如下：1）逻辑关系（代换C1）（代换Cn-1）8/17结构举例AiBiGiG2P2G1P1C0C2C1⊕PiAiBi9/175、分组进位：组内并行、组间并行设16位加法器，4位一组，分为4组：4位4位4位4位第4组第3组第2组第1组C16~C13C12~C9C8~C5C4~C1C0C16

C12

C8

C4分级（2级）同时进位：组内并行、组间也并行。速度/结构：介于全串行和全并行之间。10/17operation4C0n运算标志位32/64运算结果选择器A选择器BALU…数据源…数据源3.3.2算术逻辑运算单元ALU选择控制选择控制1、ALU的外部特性11/172、ALU的标志位常常为ALU设计5个有用的输出标志位，分别如下：：(1)0标志-ZF：结果为0则ZF=1；(2)进/借位标志-CF：有进/借位则CF=1(3)溢出标志-OF：有溢出则OF=1；(4)符号标志-SF：结果为负数则SF=1；(5)奇偶标志-PF：结果中有偶数个1则PF=1；12/17标志位的应用：判断任意两数的大小关系(1)无符号数，ALU执行A-B：ZF=1→A=BZF=0且CF=0→A>BCF=1→A<B(2)符号数，ALU执行A-B，检查：OF=0且SF=0且ZF=0，或OF=1且SF=1→A>BZF=1→A=BOF=0且SF=1，或OF=1且SF=0→A<B13/173、ALU的EDA设计模式早期的ALU，采用74181、74182芯片来搭建。现在采用EDA设计模式：需求规格制定→IC设计（硬件描述语言）→模拟仿真→芯片代工→封装测试→成品ALU的IC设计代码请参见教材14/171、带多路选择器的运算器移位器ALU多路选择器多路选择器R0RnR0...RnR0...Rn内部总线（单向）特点：R各自独立；可同时向ALU提供两个操作数；采用单向内总线。3.3.2算术逻辑运算单元15/172、带输入锁存器的运算器特点：单口RAM不能同时向ALU提供两个操作数；用锁存器暂存操作数；采用双向内总线。移位器ALU锁存器锁存器内部总线（双向）R0Rn通用寄存器组（小型存储器）16/173、位片式运算器特点：用双口RAM（两地址端、两数据端）作通用寄存器组，可同时提供数据；用多路选择器作输入逻辑，不