基于dsp高速线扫描相机实现

芯片应DSP摘要：本文设计了基于DSP的高速线扫描相机。该相机以TMS320C6201为核心，实现了图像采集和视觉信息获取。从CCD模拟图像数据采集、DSP数据处理、时钟和控制信号产生以及电源和数据输出电路设计等方面，详细阐述了设计思想和实现方法。关键词：DSPCCD；线扫描相机；LVDS接口现代化生产和科学研究对图像采集系统的要求日益提高。高速线扫描相机作为数字图像采集、传输的前端设备，其扫描的速度和质量很大程度上决定了整个系统的性能。市面上的线扫描相机非常昂贵，因此有必要开发物美价廉的高速线扫描相机。设计高速线扫描相机，包括相机本身的硬件结构和相机操作的相关软件两部分。从相机的结构上看，线扫描相机作为图像采集和视觉信息获取设备，其主要功能是将光学图像信号转换为数字图像信

为模拟电信号)及A/D转换等部分TMS320C6201TMS320C6201主要由三大部C6201的地址总线为32位，所以寻址范围达到4GB，其存储器空间可对五个BOOTMODE的设置灵活设定各空间的地址范围。片内数据RAM包括四个8K16bit块，这些块交织在一起，使得CPU

数据RAM的两个不同块而不会发生冲突，提高了数据并行读写的能力。对于较大的程序，片内程序RAM可当作Cache来存储经常使用的代码，减少对片外的访问次数，从而提高程序运行速度。与常见的芯片不同，C601两组，每组包括一个乘法器Mn和三个算术逻辑运算单元DnSnLn。它们分别进行乘法运算、加减运算、运算。因为输入/输出端口相互独立，所以8个运算单元可实现并行处理。每组运算单元对应一条数据路径，可以用作环形地址计算。

本线扫描相机的系统结构如图1CCD该部分包括CCD传感器和CCD信号处理通道芯片。主要有图像传感器IL-P1-4096和CCDVSP2254构成，芯片应自CPLD提供的各种工作时钟和各DSP数据处理部分入相应的存储单元。该部分由DSP芯片TMS320C6201FIFO数据缓冲电路、双端口RAM该电路中FIFO数据缓冲电路除接收来自CPLD的写入时钟、写入控制信号外，还要接收来自DSP的读出时钟和读出控制信号。FIFO数据缓冲电路的输入连接的是CCD通道处理芯片VSP2254DSP的控制下送到32线。DSP根据不同的工作模式向CPLD提供不同的控制信号，这些信号在CPLD的内部经相应的逻辑处理后，作为其他各部分的控制信号。DSP芯片还要为双端口RAM提供相应的读写控制信号，为其数据传输提供相应的DMARAM一方面接收来自DSP的已处理的图像数据，另一方面为数据的传输提供准备。双端口RAM是在DSP芯片和CPLD逻辑电路双重控制之下工作的。该部分包括CPLD时钟生成逻由CPLDLC4128V100及其外

实现两部分功能：一、提供相机工作时所需的基本 CCD传感器工作所需的时钟、为CCD信号处理通道提供的工作时钟(即CCD信号前肩采样时钟SHPCCD信号后肩采样时钟SHD、CCD信号哑元屏蔽时钟CLPOB、CCD信号黑电平衔位时钟CLPDM以及数据转存时钟ADCCKDIRSTROBE和输出行有效同步时钟DIR-LVAL以及为C6201提供50MHz的工作外频(该时钟在C6201内部经4倍频之后输出200MHz，作为DSP工作主频)。二、和DSP输出的控制信号一起组成组合逻辑电路，实现DSP芯片对外围电路的控制(包括对闪存芯片AT49LV409RAM片IDT70V261S、FIFO芯片IDT723635以及外部接口电路和CCD信号采集电路的控制)。从以上 芯片应来看，用来实现其功能的可编程逻辑芯片在性能上要满足一定的要求。从延时上来看，由于内部的访问基准时钟为200MHz引脚间的延时要小于5ns,

路中接入100的电阻。可控性要好。从容量上看，要有 定的要求。当前的几种计算机接口，虑，以适应不同的工作环境要求控制功能框图如图2所示。该部分包括CPLD地址生成电路和LVDS数据上传电路，其作用是为相机提供工作需要的电源和完成与PC之间的通信(这里包括将处理好的图像数据上传给PC，接收PC

在设计中使用的是LVDS接口。而且该接口的驱动能力很强，能双向高速地传输数据。芯片DS90C31B和DS90C32B是专门用于LVDS接口的数据收发配对芯片。DS90C31B是数据发送芯片，DS90C32B是数据接收芯片。这两速率可达到155.5Mbps(77.7MHz)。

被动非实时采集等四种。限于篇描相机的工作流程见图3结 器的电压更大，所以该信 电压和低功率的标准电阻

(方程图 是用安森美半导体NCP1207实现过载保护(OPP

P

(V

程883，由此证的功率就能更好地利用。使方程(非补偿形式，低线输入-VinLL)等于方程8(补偿形式，高线输入-VinHL)，可以精确计算出*Vin(真正需要的补偿)，并解出*Vin。然

假设可根据方程9建立157mV的补偿值。假设电阻

为1k，那

=39mV

宽频率公差可采用如图240V输入电压产生157mV补偿

值需要的R

=

小值添加到传输延迟的基值Vinx

)/

/R)=(40

p

0.157)0.1571k)253k为(VinLL=100V):1000.1

于原先提供的70W的原因，如图3所示。补偿基于QR转换器的

2005.11电子设计应用November,November,ElectronicDesign&ApplicationWorld-NikkeiElectronics Industry ABlueprintEmergesforNextGenerationMobilePhonestoRealize1 StudyonNoiseMeasurementandScalingforthe2ndGenerationIDCard Communications&ImplementationofanInterpolationFilterforOversampling-DACorCLASSDAudioAmplifierThispaperintroducesanewmethodforimplementationofainterpolationfilterforoversampling-D/Amodulatororclassdaudioamplifier.Basedonthis,a4-times Automation&DesignofVirtualOscilloscopeBasedonFastData-AcquisitionCarddlrhelet EmbeddedResearchandRealizationonControllingGUIInputUsin