第9章 微电子制造工艺

《电子产品制造技术》（补充资料）

第9章微电子制造常用

工艺技术原理

9微电子制造常用工艺简介

微电子工艺技术：在半导体材料芯片上采用微米级加工工艺制造微小型化电子元器件和微型化电路技术。主要包括：超精细加工技术、薄膜生长和控制技术、高密度组装技术、过程检测和过程控制技术等

本章介绍常用光刻工艺技术、薄膜制备技术等工艺方法特点及应用。9.1光刻工艺9.2薄膜制备技术9.3常用工艺设备光刻技术

光刻技术:集成电路（IC）制造中利用光学-化学反应原理和化学、物理刻蚀方法，将电路图形传递到单晶表面或介质层上，形成有效图形窗口或功能图形的工艺技术。随着半导体技术的发展，光刻技术传递图形的尺寸限度缩小了2～3个数量级（从毫米级到亚微米级），已从常规光学技术发展到应用电子束、X射线、微离子束、激光等新技术；使用波长已从4000埃扩展到0.1数量级范围。埃:光刻技术公制长度单位，一万万分之一厘米，常用以表示光波的波长及其他微小长度。成为一种精密的微细加工技术。光刻技术简介光刻技术是在一片平整的硅片上构建半导体MOS管和电路的基础，这其中包含有很多步骤与流程。首先要在硅片上涂上一层耐腐蚀的光刻胶，随后让强光通过一块刻有电路图案的镂空掩模板MASK照射在硅片上。被照射到的部分(如源区和漏区)光刻胶会发生变质，而构筑栅区的地方不会被照射到，所以光刻胶会仍旧粘连在上面。接下来就是用腐蚀性液体清洗硅片，变质的光刻胶被除去，露出下面的硅片，而栅区在光刻胶的保护下不会受到影响。随后就是粒子沉积、掩膜、刻线等操作，直到最后形成成品晶片WAFER。

基本光刻工艺流程简介常规光刻技术是采用波长为2000～4500埃的紫外光作为图像信息载体，以光致抗蚀剂为中间（图像记录）媒介实现图形的变换、转移和处理，最终把图像信息传递到晶片(主要指硅片)或介质层上的一种工艺（图1）。在广义上，它包括光复印和刻蚀工艺两个主要方面。基本光刻工艺流程简介①光复印工艺：经曝光系统将预制在掩模版上的器件或电路图形按所要求的位置，精确传递到预涂在晶片表面或介质层上的光致抗蚀剂薄层上。②刻蚀工艺：利用化学或物理方法，将抗蚀剂薄层未掩蔽的晶片表面或介质层除去，从而在晶片表面或介质层上获得与抗蚀剂薄层图形完全一致的图形。集成电路各功能层是立体重叠的，因而光刻工艺总是多次反复进行。例如，大规模集成电路要经过约10次光刻才能完成各层图形的全部传递。光刻技术在狭义上，光刻工艺仅指光复印工艺,即图1中从④到⑤或从③到⑤的工艺过程。主要流程光复印工艺的主要流程如图2：光致抗蚀剂（光刻胶）半导体器件和集成电路对光刻曝光技术提出了越来越高的要求，在单位面积上要求完善传递图像的信息量已接近常规光学的极限。光刻曝光的常用波长是3650～4358埃，预计实用分辨率约为1微米。几何光学的原理，允许将波长向下延伸至约2000埃的远紫外波长，此时可达到的实用分辨率约为0.5～0.7微米。微米级图形的光复印技术除要求先进的曝光系统外,对抗蚀剂的特性、成膜技术、显影技术、超净环境控制技术、刻蚀技术、硅片平整度、变形控制技术等也有极高的要求。因此，工艺过程的自动化和数学模型化是两个重要的研究方向。光致抗蚀剂（光刻胶）光致抗蚀剂：简称光刻胶或抗蚀剂，指光照后能改变抗蚀能力的高分子化合物。光蚀剂分为两大类。①正性光致抗蚀剂（正性光刻胶）：受光照部分发生降解反应而能为显影液所溶解。留下的非曝光部分的图形与掩模版一致。正性抗蚀剂具有分辨率高、对驻波效应不敏感、曝光容限大、针孔密度低和无毒性等优点，适合于高集成度器件的生产。②负性光致抗蚀剂（负性光刻胶）：受光照部分产生交链反应而成为不溶物，非曝光部分被显影液溶解，获得的图形与掩模版图形互补。负性抗蚀剂的附着力强、灵敏度高、显影条件要求不严，适于低集成度的器件的生产。9.1基本光刻工艺流程8.1简介光刻工艺首先是在晶园表面建立尽可能接近设计规则中所要求尺寸的图形，次是在晶园表面正确定位图形。最终的图形是用多个掩膜版按照特定的顺序在晶园表面一层一层叠加建立起来的。图形定位的要求就好像是一幢建筑物每一层之间所要求的正确对准。如果每一次的定位不准，将会导致整个电路失效。除了对特征图形尺寸和图形对准的控制，在工艺过程中的缺陷水平的控制也同样是非常重要的。光刻操作步骤的数目之多和光刻工艺层的数量之大，所以光刻工艺是一个主要的缺陷来源。8.2光刻蚀工艺概况

光刻蚀是一种多步骤的图形转移过程，首先是在掩膜版上形成所需要的图形，之后通过光刻工艺把所需要的图形转移到晶园表面的每一层。图形转移通过两步完成。首先，图形被转移到光刻胶层。光刻胶经过曝光后自身性质和结构发生变化（由原来的可溶性物质变为非可溶性物质，或者相反）。再通过化学溶剂（显影剂）把可以溶解的部分去掉，在光刻层下就会留下一个孔，而这个孔就是和掩膜版不透光的部分相对应。

其次，把图形从光刻胶层转移到晶园上。这一步是通过不同的刻蚀方法把晶园上没有被光刻胶保护的部分的薄膜层去掉。这时图形转移就彻底完成了。如图所示。

如果掩膜版的图形是由不透光的区域决定的，称其为亮场掩膜版；而在一个暗场掩膜版中，掩膜版上的图形是用相反的方式编码的，如果按照同样的步骤，就会在晶园表面留下凸起的图形。暗场掩膜版主要用来制作反刻金属互联线。对光有负效应的光刻胶，称为负性胶。同样还有对光有正效应的光刻胶，称为正胶。用正性胶和亮场掩膜版在晶园表面建立凸起图形的情况如图8.7所示。

右图显示了用不同极性的掩膜版和不同极性的光刻胶相结合而产生的结果。通常是根据尺寸控制的要求和缺陷保护的要求来选择光刻胶和掩膜版极性的。8.3光刻10步法

把图形从掩膜版上转移到晶园表面是由多个步骤完成的（见图8.9），特征图形尺寸、对准精度、晶园表面情况和光刻层数都会影响到特定光刻工艺的难以程度。虽然许多光刻工艺都不尽相同，但大部分都是基于光刻10步法的变异或选项。所以了解和掌握基本的光刻10步法是非常必要的。8.4光刻胶

光刻胶是光刻工艺的核心，光刻过程中的所有操作都会根据特定的光刻胶性质和想达到的预期结果而进行微调。光刻胶的选择和光刻工艺的研发是一个非常漫长的过程。8.4.1光刻胶的组成光刻胶由4种成分组成：聚合物溶剂感光剂添加剂聚合物

聚合物是由一组大而且重的分子组成，包括碳、氢和氧。对负性胶，聚合物曝光后会由非聚合状态变为聚合状态。在大多数负性胶里面，聚合物是聚异戊二烯类型。是一种相互粘结的物质－－抗刻蚀的物质，如图所示。

正性胶的基本聚合物是苯酚－甲醛聚合物，也称为苯酚－甲醛树脂。如图所示。

在光刻胶中聚合物是相对不可溶的，用适当能量的光照后变成可溶状态。这种反应称为光溶解反应。

下表列出了用在光刻胶产品上的聚合物，正胶和负胶相对的有点。溶剂

光刻胶中容量最大的成分是溶剂。添加溶剂的目的使光刻胶处于液态，以便是光刻胶能够通过旋转的方法涂在晶园表面。感光剂

光刻胶中的感光剂是用来产生或者控制聚合物的特定反应。如果聚合物中不添加感光剂，那么它对光的敏感性差，而且光谱范围较宽，添加特定的感光剂后，可以增加感光灵敏度，而且限制反应光的光谱范围，或者把反应光限制在某一波长的光。添加剂

光刻胶中的添加剂主要在光刻胶薄膜中用来吸收和控制光线，可以阻止光刻胶没有被曝光的部分在显影过程中被溶解。8.5光刻胶的表现要素

对光刻胶的要求包括一下几个方面：分辨率

在光刻胶层能够产生的最小图形通常被作为对光刻胶的分辨率。产生的线条越小，分辨率越高。分辨率不仅与光刻胶本身的结构、性质有关，还与特定的工艺有关，比如：曝光光源、显影工艺等。粘结能力

光刻胶与衬底膜层（SiO2、Al等）的粘结能力直接影响光刻的质量。不同的衬底表面，光刻胶的粘结能力是不同的。负性胶通常比正性胶有更强的粘结能力。曝光速度灵敏性和曝光源

光刻胶的感光灵敏度反应了光刻胶感光所必须的照射量，而照射量正比于光的强度和感光时间。光强度是和光源特定的波长有关系。不同光源（射线）对应的波长如下图所示。波长越短的光源（射线）能量越高。除了普通光源，经常还根据不同需要选择X射线或者电子束作为曝光光源。那么光刻胶灵敏性作为一个参数，使通过能够使基本的反应开始所需要的能量总和来衡量的，它的单位是mJ/平方厘米负性胶通常的曝光时间是5～15秒，而正性胶则需要用上3～4倍的时间。工艺宽容度

整个光刻过程步骤之多，而且每一步骤都会影响最终的图形尺寸，另外每一工艺步骤都有它的内部变异。不同的光刻胶对工艺变异的容忍性都不一样。那么，容忍性越高，在晶园表面达到所需要尺寸的可能性就越大，或者说工艺的宽容度就越大。针孔

所谓针孔是指光刻胶层中尺寸非常小的空穴。可以是涂胶工艺中由环境中的微粒污染物造成的，也可以由光刻胶层结构上的空穴造成。针孔是有害的，因为它可以允许刻蚀剂渗过光刻胶层进而在晶园表面层刻蚀除小孔。阶梯覆盖度

随着晶园表面上膜层的不断增加，表面不再是完全平坦化的，如图所示。所以要求光刻胶必须具有良好的阶梯覆盖特性。8.6正胶和负胶的比较

在工艺发展的早期，负胶一直在光刻工艺中占主导地位，随着VLSIIC和2～5微米图形尺寸的出现，负胶已不能满足要求。随后出现了正胶，但正胶的缺点是粘结能力差。用正胶需要改变掩膜版的极性，这并不是简单的图形翻转。因为用掩膜版和两种不同光刻胶结合，在晶园表面光刻得到的尺寸是不一样的（见下图）由于光在图形周围的衍射效应，使得用负胶和亮场掩膜版组合在光刻胶层上得到的图形尺寸要比掩膜版上的图形尺寸小。用正胶和暗场掩膜版组合会使光刻胶层上的图形尺寸变大。

（a）亮场掩膜版和负胶组合

图形尺寸变小（b）暗场掩膜版和正胶组合

图形尺寸变大

用正胶和暗场掩膜版组合还可以在晶园表面得到附加的针孔保护。如果是亮场掩膜版，大部分区域是空穴，这样，玻璃上的任何缺陷及污染物微粒都会影响光刻质量，若是暗场掩膜版则可以避免上述缺陷的产生，如图所示。正胶成本比负胶高，但良品率高；负胶所用的显影剂容易得到，显影过程中图形尺寸相对稳定。对于要求高的制作工艺选择正胶，而对于那些图形尺寸大于2微米的工艺还是选择负胶。图8.21显示了两种类型光刻胶属性的比较。8.8光刻工艺这一节将介绍基本的光刻工艺10步法，包括每一步的目的、技术考虑、选项和工艺控制方法等。表面准备—涂光刻胶—软烘焙—对准和曝光—显影—硬烘焙—显影目测—刻蚀—光刻胶去除—最终目检

8.9表面准备

为确保光刻胶能和晶园表面很好粘结，必须进行表面处理，包括三个阶段：微粒清除、脱水和涂底胶。微粒清除虽然光刻前的每一步工艺（氧化、掺杂等）都是在清洁区域完成的，但晶园表面有可能吸附一些颗粒状的污染物，所以必须给以清除。微粒清除方法见下图。脱水烘焙

经过清洁处理后的晶园表面可能会含有一定的水分（亲水性表面），所以必须脱水烘焙使其达到清洁干燥（憎水性表面），以便增加光刻胶和晶园表面的黏附能力。保持憎水性表面通常通过下面两种方法：一是保持室内温度在50℃以下，并且在晶园完成前一步工艺之后尽可能快的进行涂胶。

另一种方法是把晶园存储在用干燥并且干净的氮气净化过的干燥器中。

除此之外，一个加热的操作也可以使晶园表面恢复到憎水表面。有三种温度范围：150～200℃（低温），此时晶园表面会被蒸发

到了400℃（中温）时，与晶园表面结合较松的水分子会离开。当超过750℃（高温）时，晶园表面从化学性质上讲恢复到了憎水性条件。通常采用低温烘焙，原因是操作简单。涂底胶

涂底胶的目的是进一步保证光刻胶和晶园表面的粘结能力。底胶的选择必须保证一个很好的黏附和平滑的表面。底胶的作用是从化学上把晶园表面的水分子系在一起，因此增加了表面的黏附能力。

方法有：沉浸式旋转式蒸汽式各有优缺点，使用时根据具体情况选择。8.10涂光刻胶

目的是在晶园表面建立薄而均匀并且没有缺陷的光刻胶膜。要做到这一点必须用精良的设备和严格的工艺控制才能达到。厚度：0.5～1.5µm，均匀性：±0.01µm

常用方法：旋转涂胶法

分手动，半自动，全自动静态涂胶工艺

首先把光刻胶通过管道堆积在晶园的中心，堆积量由晶园大小和光刻胶的类型决定，堆积量非常关键，量少了会导致涂胶不均匀，量大了会导致晶园边缘光刻胶的堆积甚至流到背面，如图所示。

静态旋转工艺光刻胶膜的最终厚度是由光刻胶的粘度、旋转速度、表面张力和国光刻胶的干燥性来决定的。

光刻胶覆盖动态喷洒随着晶园直径越来越大，静态涂胶已不能满足要求，动态喷洒是晶园以500rpm的速度低速旋转，其目的是帮助光刻胶最初的扩散，用这种方法可以用较少量的光刻胶而达到更均匀的光刻胶膜。待扩散后旋转器加速完成最终要求薄而均匀的光刻胶膜。

自动旋转器

自动系统如图所示，包含了晶园表面处理、涂底胶和涂光刻胶的全部过程，标准的系统配置就是一条流水线。8.11软烘焙

因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶园的粘结更加牢固。

时间和温度是软烘焙的参数，不完全的烘焙在曝光过程中造成图像形成不完整和在刻蚀过程中造成多余的光刻胶漂移；过分烘焙会造成光刻胶中的聚合物产生聚合反应，并且不与曝光射线反应。

负胶必须在氮气中进行烘焙，而正胶可以在空气中烘焙。

烘焙方式参见第8.11.1～8.11.6节。下表总结了不同的烘焙方式。8.12对准和曝光

对准是把所需图形在晶园表面上定位或对准。而曝光是通过曝光灯或其他辐射源将图形转移到光刻胶涂层上。如果说光刻胶是光刻工艺的“材料”核心，那么对准和曝光则是该工艺的“设备”核心。图形的准确对准是保证器件和电路正常工作的决定性因素之一。对准系统的性能表现

对准和曝光包括两个系统：一个是要把图形在晶园表面上准确定位（不同的对准机类型的对准系统各不相同）；另一个是曝光系统（包括一个曝光光源和一个将辐射光线导向到晶园表面上的机械装置）。

对准机的性能指标：

分辨率：机器产生特定尺寸的能力，分辨率越高越好，机器的性能越好。

套准能力：图形准确定位的能力其他标准如图所示对准与曝光系统

最初曝光设备是接触式光刻机和接近式光刻机，而今，光刻机已发展成两大类型，即光学光刻机和非光学光刻机，如图所示。光学光刻机采用紫外线作为光源，而非光学光刻机的光源则来自电磁光谱的其他成分。

曝光方式常用的曝光方式分类如下：接触式曝光和非接触式曝光（1）接触式曝光和非接触式曝光的区别，在于曝光时掩模与晶片间相对关系是贴紧还是分开。接触式曝光具有分辨率高、复印面积大、复印精度好、曝光设备简单、操作方便和生产效率高等特点。但容易损伤和沾污掩模版和晶片上的感光胶涂层,影响成品率和掩模版寿命,对准精度的提高也受到较多的限制。一般认为，接触式曝光只适于分立元件和中、小规模集成电路的生产。（2）非接触式曝光主要指投影曝光。在投影曝光系统中，掩膜图形经光学系统成像在感光层上，掩模与晶片上的感光胶层不接触,不会引起损伤和沾污,成品率较高，对准精度也高，能满足高集成度器件和电路生产的要求。但投影曝光设备复杂，技术难度高，因而不适于低档产品的生产。现代应用最广的是1:1倍的全反射扫描曝光系统和x:1倍的在硅片上直接分步重复曝光系统。曝光系统直接分步重复曝光系统(DSW)超大规模集成电路需要有高分辨率、高套刻精度和大直径晶片加工。直接分步重复曝光系统是为适应这些相互制约的要求而发展起来的光学曝光系统。主要技术特点是：①采用像面分割原理，以覆盖最大芯片面积的单次曝光区作为最小成像单元，从而为获得高分辨率的光学系统创造条件。②采用精密的定位控制技术和自动对准技术进行重复曝光，以组合方式实现大面积图像传递，从而满足晶片直径不断增大的实际要求。③缩短图像传递链，减少工艺上造成的缺陷和误差，可获得很高的成品率。④采用精密自动调焦技术，避免高温工艺引起的晶片变形对成像质量的影响。⑤采用原版自动选择机构（版库），不但有利于成品率的提高，而且成为能灵活生产多电路组合的常规曝光系统。这种系统属于精密复杂的光、机、电综合系统。它在光学系统上分为两类。一类是全折射式成像系统，多采用1/5～1/10的缩小倍率,技术较成熟；一类是1:1倍的折射-反射系统，光路简单，对使用条件要求较低。

曝光系统曝光光源

普通光源光的波长范围大，图形边缘衍射现象严重，满足不了特征尺寸的要求。所以作为晶园生产用的曝光光源必须是某一单一波长的光源；光源还必须通过反射镜和透镜，使光源发出的光转化成一束平行光，这样才能保证特征尺寸的要求。最广泛使用的曝光光源是高压汞灯，它所产生的光为紫外光（UV），为获得更高的清晰度，光刻胶被设计成只与汞灯光谱中很窄一段波长的光（称为深紫外区或DUV）反应。除自之外，现今用的光源还有：准分子激光器、X射线和电子束。对准法则第一次光刻只是把掩膜版上的Y轴与晶园上的平边成90º，如图所示。接下来的掩膜版都用对准标记与上一层带有图形的掩膜对准。对准标记是一个特殊的图形（见图），分布在每个芯片图形的边缘。

经过光刻工艺对准标记就永远留在芯片表面，同时作为下一次对准使用。对准标记未对准种类：(a)X方向(b)转动(c)伸出对准系统比较光刻机的分类

接触式接近式扫描投影步进式分步扫描X射线电子束混合和匹配

9.2薄膜制备技术

气相沉积技术就是通过气相材料或使材料气化后，沉积于固体材料或制品（基片）表面并形成薄膜，从而使基片获得特殊表面性能的一种新技术。9.2.1薄膜的特征与分类薄膜：是一类用特殊方法获得的，依靠基体支撑并具有与基体不同的结构和性能的二维材料。薄膜特征：1）厚度（纳米，微米，毫米）2）有基体支撑（不是单独存在的）3）特殊的结构和性能（与块体材料相区别）4）特殊的形成方式（缺陷及内应力）种类：（1）以材料种类划分：金属、合金、陶瓷、半导体、化合物、高分子薄膜等。（2）以晶体结构划分：单晶、多晶、纳米晶、非晶（3）以厚度划分：纳米薄膜，微米薄膜和厚膜。（4）以薄膜组成结构划分：多层薄膜，梯度薄膜，复合薄膜。应用：光学薄膜、微电子薄膜、光电子学薄膜、集成电路薄膜、防护功能薄膜。

薄膜的制备方法薄膜的制备方法可分为：液相法和气相法气相沉积技术分为：物理气相沉积和化学气相沉积。物理气相沉积：（PVD)(1)真空蒸镀(2)溅射镀膜(3)离子镀膜化学气相沉积：(CVD)(1)常压、低压CVD(2)等离子辅助CVD(3)激光（电子束）辅助CVD(4)有机金属化合物CVD9.2蒸发镀膜蒸发镀膜：把待镀膜的基片或工件置于真空室内，通过对镀膜材料加热使其气化而沉积于基体或工件表面并形成薄膜的工艺过程，称为真空蒸发镀膜，简称蒸发镀膜或蒸镀。蒸镀特点与用途：蒸镀只用于镀制对结合强度要求不高的某些功能膜;例如用作电极的导电膜，光学镜头用的增透膜等。蒸镀用于镀制合金膜时在保证合金成分这点上，要比溅射困难得多，但在镀制纯金属时，蒸镀可以表现出镀膜速率快的优势。1、蒸发镀膜的装置与过程基本设备：主要是附有真空抽气系统的真空室和蒸发镀膜材料加热系统，安装基片或工件的基片架和一些辅助装置组成。基本过程：用真空抽气系统对密闭的钟罩进行抽气，当真空罩内的气体压强足够低时，通过蒸发源对蒸发料进行加热到一定温度，使蒸发料气化后沉积于基片表面，形成薄膜。2、真空度为什么镀膜时镀膜室内要具有一定的真空度？一方面原因：真空环境可防止工件和薄膜本身的污染和氧化，便于得到洁净致密的各种薄膜。另一方面原因：真空镀膜时，为了使蒸发料形成的气体原子不受真空罩内的残余气体分子碰撞引起散射而直接到达基片表面。注意：一般蒸镀真空度为（10-2～10-5）Pa。这里强调的真空度指的是蒸发镀膜前真空罩的起始气压。二、蒸发源和蒸发方式1、电阻蒸发：利用大电流通过时产生的焦耳热直接加热镀膜材料使其蒸发，可用于蒸发温度小于1500℃的许多金属和一些化合物。2.电子束蒸发：在镀膜室内安装一个电子枪，利用电子束聚焦后集中轰击镀膜材料进行加热使其蒸发。3.激光蒸发：利用激光束加热蒸发镀膜材料。9.3溅射镀膜溅射镀膜：用带有几十电子伏以上动能的荷能粒子轰击固体材料，材料表面的原子或分子会获得足够的能量而脱离固体的束缚逸出到气相中，这一现象称为溅射。溅射到气相中的原子再沉积到固体表面，使之沉积成膜，称为溅射镀膜。溅射的用途溅射薄膜按其不同的功能和应用可大致分为机械功能膜和物理功能膜两大类。前者包括耐磨、减摩、耐热、抗蚀等表面强化薄膜材料、固体润滑薄膜材料；例如：用TiN，TiC等超硬镀层涂覆刀具、模具等表面，使刀具寿命提高3～10倍。后者包括电、磁、声、光等功能薄膜材料等。一、溅射镀膜的原理1.溅射现象2.溅射原理：溅射完全是动能的交换过程，是发生了级联碰撞的结果。三、溅射镀膜的工艺方法1.二极直流溅射镀膜优点：装置简单，操作方便。缺点：沉积速率低，只能溅射金属等导电材料。2.射频溅射镀膜可以溅射介质靶材小阴极溅射大阳极基片三、溅射镀膜的工艺方法3.三极溅射与磁控溅射优点：降低溅射气体气压；沉积薄膜气体含量低，膜层质量好。9.4离子镀膜离子镀膜：是在真空条件下利用气体放电，使被气化的物质部分离子化，并用这些荷能粒子轰击基体表面的同时沉积于其上并形成薄膜的一种气相沉积方法。优点：离子镀兼具蒸镀的沉积速率高和溅射镀的沉积粒子能量高的特点，并且特别具有膜层和基体结合力强，绕射性好，可镀材料广泛等优点。一、离子镀膜的原理和装置离子轰击，确切说应该既有离子又有原子的粒子轰击。粒子中不但有氩粒子，还有镀料粒子，在镀膜初期还会有由基片表面溅射出来的基材粒子。2．离子镀的类型和特点离子镀设备要在真空、气体放电的条件下完成镀膜和离子轰击过程。离子镀设备要由：真空室、蒸发源、高压电源、放置工件的阴极等部分组成。离子镀膜层的特点1、离子轰击对基片和膜/基界面的作用2、离子轰击对薄膜生长的作用3、绕射性9.5化学气相沉积（CVD）

化学气相沉积(ChemicalVaporDeposition,CVD)是通过气相物质的化学反应在基材表面上沉积固态薄膜的一种工艺方法。CVD的基本步骤与PVD不同的是：沉积粒子来源于化合物的气相分解反应。CVD的实现必须提供气化反应物，这些物质在室温下可以是气态、液态或固态，通过加热等方式使它们气化后导入反应室。热分解反应氧化还原反应化学合成反应化学输运反应等离子增强反应其他能源增强增强反应化学气相沉积反应举例CVD的化学反应温度一般在800-1200℃，较高的反应温度限制了基片材料的选择，并给薄膜和薄膜基片复合体结构和性能带来不利的影响，如基体材料的相变及由高温冷却到室温时产生的热应力等。为降低CVD的温度，开发出一些新型CVD技术。如等离子体辅助化学气相沉积(PACVD)、电子束辅助化学气相沉积(EACVD)、激光束化学气相沉积(LACVD)和金属有机化合物化学气相沉积(MOCVD)等。等离子辅助化学气相沉积（PACVD）

采用等离子体作为CVD施加能量的方式，除了可以对基片加热外、反应气体在外加电场的作用下放电，使其激活为活泼的分子、原子或离子，降低了反应激活能。按等离子体形成方式的不同，可以分为直流等离子体化学气相沉积(DCPCVD)、交流等离子体化学气相沉积(ACPCVD)、脉冲等离子体化学气相沉积(PPCVD)、射频等离子体化学气相沉积(RFPCVD)和微波等离子体化学气相沉积(MWPCVD)等。电子束辅助化学气相沉积(EACVD)

与

激光束化学气相沉积(LACVD)

采用电子束或激光束对基片进行轰击和照射，也可以使基片获得能量，从而促进和改善反应的进行。尤其是经过聚焦的电子束和激光束可以实现基片表面的局部生成薄膜，这对于微电子和微加工领域有着重要作用。金属有机化合物化学气相沉积（MOCVD）金属有机化合物是一类含有碳-氢金属键的物质，在室温下呈液态，并有较低的热分解温度。通过载气把气化的金属有机化合物输运到反应室中，被加热的基片对金属有机化合物的热分解产生催化作用，从而在其上产生薄膜。MOCVD的优点是沉积温度低、薄膜均匀性、基材适用性广等优点。其缺点是沉积速率低、金属有机化合物在较大的毒性，因而采用这种方法设备的气密性和可靠性。PVD和CVD两种工艺的对比工艺温度高低是CVD和PVD之间的主要区别。温度对于高速钢镀膜具有重要影响。CVD法的工艺温度超过了高速钢的回火温度，用CVD法镀制的高速钢工件，必须进行镀膜后的真空热处理，以恢复硬度。PVD和CVD两种工艺的对比CVD沉积的薄膜均匀性好。PVD所产生的沉积材料是以“视线”方式直射到基片上，尽管蒸发镀膜和溅射镀膜可采用工作转动的方式改善薄膜的均匀性，在离子镀由于电场的作用可把带电粒子沉积在更多的工件表面上，但一些小孔和凹槽处仍然难以接收到足够的沉积材料而使薄膜均匀性较差。CVD中则可以控制反应气体的流动状态，使薄膜均匀的生长于内孔表面。PVD和CVD两种工艺的对比CVD沉积的薄膜内应力低。PVD工艺中薄膜在生长中一直受到高能量粒子的轰击，会产生很高的内应力(本征应力)。CVD工艺中的内应力主要为热应力，小于本征应力，因此可沉积较厚的薄膜。半导体制造工艺流程半导体相关知识本征半导体：纯硅9-10个9（99.9999999%）250000Ω.cmN型硅：掺入V族元素--磷P、砷As、锑SbP型硅：掺入III族元素—镓Ga、硼BPN结：NP------+++++NPN晶体管刨面图ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+半导体组件制造过程可分为

前段（FrontEnd）

晶圆处理（WaferFabrication；简称WaferFab）、晶圆针测（WaferProbe）；后段（BackEnd）

封装（Packaging）、测试（InitialTestandFinalTest）一、晶圆处理晶圆处理：在硅晶圆上制作电路与电子组件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随着产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，接着进行氧化（Oxidation）及沉积，最后进行显影、蚀刻及离子植入等反复步骤，以完成晶圆上电路的加工与制作。

二、晶圆针测制程

经过WaferFab之后，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的芯片，但是也有可能在同一片晶圆上制作不同规格的产品；晶圆必须通过芯片验收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然后晶圆将依晶粒为单位分割成一粒粒独立的晶粒

三、IC封装IC封装（Packaging）：利用塑料或陶瓷包装晶粒与配线以成集成电路目的：是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。半导体制造工艺分类PMOS型双极型MOS型CMOS型NMOS型BiMOS饱和型非饱和型TTLI2LECL/CML半导体制造工艺分类一双极型IC的基本制造工艺：A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离I2L（饱和型）二MOSIC的基本制造工艺：

（MOS：金属氧化物场效应晶体管）根据栅工艺分类A铝栅工艺B硅栅工艺其他分类1、（根据沟道）PMOS、NMOS、CMOS2、（根据负载元件）E/R、E/E、E/D三Si-CMOS工艺：

A以CMOS工艺为基础P阱N阱B以双极型工艺为基础双极型集成电路和MOS集成电路优缺点双极型集成电路中等速度、驱动能力强、模拟精度高、功耗比较大CMOS集成电路低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。电流驱动能力低半导体制造环境要求主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。超净间：洁净等级主要由微尘颗粒数/m3

0.1um0.2um0.3um0.5um5.0umI级357.531NA10级350753010NA100级NA750300100NA1000级NANANA10007半导体的一般工艺流程NPN晶体管制作工艺流程N-/N+衬底一次氧化光刻基区发射区扩散光刻发射区基区扩散光刻引线孔金属化反刻合金中测衬底选择N型Si晶圆（晶片）

晶圆（晶片）的生产由二氧化硅开始，经由电弧炉的提炼还原成

冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分

解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解

后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8寸

硅晶棒，约需2天半时间长成。经研磨、抛光、切片后，即成半导体之原料

晶圆片外延层淀积1。VPE（Vaporousphaseepitaxy)气相外延生长硅SiCl4+H2→Si+HCl2。氧化Tepi>Xjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL一次氧化清洗升温放片测试取片氧化一次氧化衬底N+衬底N-外延层氧化一次氧化N+衬底N-外延层一次氧化氧化N+衬底N-外延层一次氧化氧化N+衬底N-外延层二氧化硅第一次光刻—光刻基区涂胶前烘对准检查显影曝光坚膜腐蚀去胶光刻基区涂胶N+衬底N-外延层二氧化硅光刻基区涂胶N+衬底N-外延层二氧化硅光刻基区涂胶N+衬底N-外延层二氧化硅光刻基区涂胶N+衬底N-外延层二氧化硅光刻基区涂胶N+衬底N-外延层二氧化硅光刻基区涂胶N+衬底N-外延层二氧化硅光刻基区涂胶N+衬底N-外延层光刻胶二氧化硅光刻基区对准N+衬底N-外延层掩膜版光刻胶二氧化硅光刻基区曝光N+衬底N-外延层UV掩膜版光刻胶二氧化硅光刻基区显影N+衬底N-外延层光刻胶二氧化硅光刻基区腐蚀N+衬底N-外延层光刻胶二氧化硅光刻基区去胶N+衬底N-外延层二氧化硅基区扩散清洗升温放片再分布测试预淀积测试离子植入（IonImplant）离子植入技术可将掺质以离子型态植入半导体组件的特定区域上，以获得精确的电子特性。这些离子必须先被加速至具有足够能量与速度，以穿透（植入）薄膜，到达预定的植入深度。离子植入制程可对植入区内的掺质浓度加以精密控制。基本上，此掺质浓度（剂量）系由离子束电流（离子束内之总离子数）与扫瞄率（晶圆通过离子束之次数）来控制，而离子植入之深度则由离子束能量之大小来决定。

N型硅：掺入V族元素--磷P、砷As、锑SbP型硅：掺入III族元素—镓Ga、硼B基区扩散预淀积N+衬底N-外延层硼二氧化硅基区扩散预淀积硼N+衬底N-外延层二氧化硅基区扩散预淀积硼N+衬底N-外延层二氧化硅基区扩散预淀积硼N+衬底N-外延层二氧化硅基区扩散预淀积硼N+衬底N-外延层二氧化硅基区扩散预淀积N+衬底N-外延层硼二氧化硅N+衬底N-外延层基区扩散再分布二氧化硅N+衬底N-外延层基区扩散再分布二氧化硅N+衬底N-外延层基区扩散再分布P二氧化硅第二次光刻—光刻发射区涂胶前烘对准检查显影曝光坚膜腐蚀去胶光刻发射区N+衬底N-外延层涂胶P二氧化硅N+衬底N-外延层光刻发射区涂胶P二氧化硅N+衬底N-外延层光刻发射区涂胶P二氧化硅N+衬底N-外延层光刻发射区涂胶P二氧化硅N+衬底N-外延层光刻发射区涂胶P二氧化硅光刻发射区N+衬底N-外延层涂胶P二氧化硅光刻发射区N+衬底N-外延层涂胶P光刻胶二氧化硅光刻发射区对准N+衬底N-外延层P掩膜版光刻胶二氧化硅光刻发射区曝光N+衬底N-外延层UVP掩膜版光刻胶二氧化硅光刻发射区显影N+衬底N-外延层P光刻胶二氧化硅光刻发射区腐蚀N+衬底N-外延层P光刻胶二氧化硅光刻发射区去胶N+衬底N-外延层P二氧化硅发射区扩散清洗升温放片测试氧化磷扩散发射区扩散扩散N+衬底N-外延层磷P二氧化硅发射区扩散扩散N+衬底N-外延层磷P二氧化硅发射区扩散扩散N+衬底N-外延层磷P二氧化硅