第三章组合逻辑电路作业解答14.2

1第3章组合逻辑电路

作业解答2013年3月23-1分析题图3-1所示电路，写出电路输出Y1和Y2的逻辑函数表达式，列出真值表，说明它们的逻辑功能。=1=1&&&ABCY1Y23解:逐级写出逻辑函数表达式：=1=1&&&ABCY1Y2P2P1P3将上式中的A、B、C取值000~111，分别求出Y1和Y2，可得出真值表如下页。4ABCY1Y20000000110010100110110010101011100111111由表可以看出：该电路实现了一位二进制数全加器功能。其中,A和B分别是被加数和加数，C为相邻低位来的进位数；Y1为本位和数，Y2为相邻高位的进位数。53-2分析题图3-2所示电路，要求：写出输出逻辑函数表达式，列出真值表，并总结电路功能。=1=1ABCF=1D6P1P3=1=1ABCF=1D解：逐级写出逻辑函数表达式：将上式中的A、B、C、D取值0000~1111，求出F，可得出真值表如下页表。由表可见：

当输入A、B、C、D中含有偶数个“0”时，输出F=1；而当输入A、B、C、D中含有奇数个“0”时,输出F=0。即该电路完成输入二进制序列中“0”码个数的奇偶性。7ABCDA⊙BC⊙DFABCDA⊙BC⊙DF000011110000100001100100100100101001010001001111110110100100010110011101010011101100011000111101000111010111111183-3分析题图3-3所示电路，要求：写出X、Y、Z逻辑表达式，列出真值表，画出卡若图，并总结电路功能。11&≥1&&&ABXYZ9解：由图从输入信号出发，写出输出

X、Y、Z的逻辑函数表达式：11&≥1&&&ABXYZ将上式中的A、B取值00~11，分别求出X、Y、Z，可得出真值表如下页表。10输入输出ABX=ABY=A⊙BZ=AB00010011001000111010由表可以看出：该电路实现了一位数值比较器的功能：当A<B时，输出X=1；当A=B时，输出Y=1；当A>B时，输出Z=1。113-5用与非门设计下列函数，允许反变量输入。⑴F(A,B,C,D)=∑m(1,2,3,7,8,11)+∑d(0,9,10,12,13)⑵F(A,B,C,D)=

∏M(0,2,4,5,9,10,13,14)

⑶F(A,B,C,D)=

AB+ACD+AC+BC12解：⑴F(A,B,C,D)=∑m(1,2,3,7,8,11)+∑d(0,9,10,12,13)0001111000××1011××11111101×ABFCD&&13解：⑵F(A,B,C,D)=

∏M(0,2,4,5,9,10,13,14)

00011110000011011000111111100100ABFCD&&&&&14解：⑶F(A,B,C,D)=

AB+ACD+AC+BC000111100010111111111101111ABFCD&&&153-6用与非门设计能实现下列功能的组合电路。⑴三变量表决电路—输出与多数变量的状态一致；⑵四变量判奇电路—4个变量中有奇数个1时，输出为1，否则输出为0；⑶运算电路—当K=1时，实现一位全加器功能，当K=0时，实现一位全减器功能。注意：三变量表决电路在课件上已有例子。略16解:⑵四变量判奇电路

ABCDFABCDF00000100010001110010001011010000110101110100111000010101101101100111010111111110000111100011011111111011ABFCD1718&F&&&&&&&&19解：⑶运算电路：当K=1时，设变量A,B,C分别代表被加数、和数及进位数，变量F,Y分别代表和数及进位数；当K=0时，设A,B,C三个变量分别代表被减数、减数及借位数，变量F,Y分别代表商数及借位数。KABCFYKABCFY00000010000000011110011000101110101000110110110101001011001001010011010101100011100101111111111120000111100011011111111011KAFBC000111100001111111111011KAYBC21&F&Y&&&&&&&&&223-7用或非门设计能实现下列功能的组合电路，允许反变量输入。⑴F(A,B,C,D)=∑m(4,5,6,7,12,13)+∑d(8,9)⑵F(A,B,C,D)=

∏M(1,3,4,6,9,11,12,14)

⑶F(W,X,Y,Z)=(W+X+Y+Z)(W+X+Y+Z)(W+Y+Z)

(W+X+Y+Z)(W+X+Y+Z)

23解:⑴000111100011×0111×111101ABFCD≥1≥1F(A,B,C,D)=∑m(4,5,6,7,12,13)+∑d(8,9)24解:⑵F(A,B,C,D)=∏M(1,3,4,6,9,11,12,14)000111100000010011001000ABFCD≥1≥1≥125解:⑶0001111000000111001000WXFYZF(W,X,Y,Z)=(W+X+Y+Z)(W+X+Y+Z)(W+Y+Z)(W+X+Y+Z)(W+X+Y+Z)

≥1≥1≥1≥1263-8已知输入信号A、B、C、D的波形如题图3-5所示，用或非门设计产生输出F波形的组合电路，允许反变量输入。ABCDF27ABCDF解：由波形图直接可得输入A、B、C、D在各种组合下的输出F，填入卡若图，可得逻辑函数表达式。00000100010100001110000111100000110111××111000101001ABFCD≥1≥1≥1≥1283-9设计能一个如题图3-6所示的优先排队系统，其优先顺序为⑴当A=1时，不论B、C、D为何值，W灯亮，其余灯不亮；⑵当A=0,B=1时，不论C、D为何值，X灯亮，其余灯不亮；⑶当A=B=0,C=1时，不论D为何值，Y灯亮，其余灯不亮；⑷当A=B=C=1,D=1时，Z灯亮，其余灯不亮；⑸当A=B=C=D=0时，所以灯都不亮。29ABCDWXYZ解：以“1”表示灯亮，以“0”表示灯不亮，根据题意可以得到四个输出W、X、Y、Z的的卡若图，由此写出逻辑函数表达式00011110000011010011110011100011AB

WCD00011110000100010100110100100100AB

XCD3000011110000000010000111000101000AB

YCD00011110000000011000110000100000AB

ZCD&&1&11WXYZABCD由表达式画出逻辑电路313-10分析如题图3-7所示由集成8选1数据选择器CT74151构成的电路，写出电路输出F1和F2的最简逻辑函数表达式，列出真值表。F1ABC1

YCT74151

D7D6D5D4D3D2D1D0A2A1A0ST0G7F21

YCT74151

D0D1D2D3D4D5D6D7A2A1A0ST0G71DABC32解1：由题图可分别写出输出逻辑函数的表达式填出两个逻辑函数的卡若图00011110011111ABF1CD0001111000111011111111101ABF2CD33ABCF100000011010001111001101011011110两个逻辑函数的真值表ABCDF2ABCDF20000110000000101001100100101000011110111010011100101011110110110111100011101111034解2：由题图可填出逻辑函数F2的降维卡若图如下026413751010110100ABCDDD01DF21

YCT74151

D0D1D2D3D4D5D6D7A2A1A0ST0G71DABCD10001111000111011111111101ABCD由卡若图也可得如上页的真值表。353-11分析如题图3-8所示由集成3线-8线译码器CT74138构成的电路，写出电路输出F的表达式，列出真值表，并找出在控制信号K的作用下，该电路功能。F&1KAB

BIN/OCT

A2A1A0STASTBSTC36解：由题图可写出输出逻辑函数的表达式KABF00010010010001111000101111011110由输出逻辑函数的表达式和卡若图都可以看出：当K=0时，电路实现同或逻辑运算；而当K=1时，电路实现异或逻辑运算。373-12采用降维法用一片集成8选1数据选择器CT74151和必要的门电路实现下列逻辑函数。⑴F(A,B,C,D)=∑m(0,2,8,10,11,13,14,15)⑵F(A,B,C,D)=∑m(1,5,6,7,9,11,12,13,14)⑶F(A,B,C,D)=∏M(0,2,3,4,8,10,15)⑷38解：⑴由表达式作卡若图，以D为记图变量进行降维00011110001001010010110011101011ABCD0001111000D1011ABC1F

YCT74151

D0D1D2D3D4D5D6D7A2A1A0ST0G71DABC

由降维卡若图可画出逻辑电路图。39解：⑵由表达式作卡若图，以D为记图变量进行降维00011110000010011111110101100110ABCD000111100DD1D101DABC

由降维卡若图可画出逻辑电路图。1F

YCT74151

D0D1D2D3D4D5D6D7A2A1A0ST0G71DABC40解：⑶由表达式作卡若图，以D为记图变量进行降维00011110000010011111110101100110ABCD000111100DD1D101DABC

由降维卡若图可画出逻辑电路图。与⑵小题完全一样。1F

YCT74151

D0D1D2D3D4D5D6D7A2A1A0ST0G71DABC41解：⑷由表达式作卡若图，以D为记图变量进行降维00011110000010010101111111100110ABCD0001111000DD1D11DABC

由降维卡若图可画出逻辑电路图。1F

YCT74151

D0D1D2D3D4D5D6D7A2A1A0ST0G71DABC423-13采用降维法用一片集成双4选1数据选择器CC14539和必要的门电路设计一位全加器，当K=1时，全加器工作;当K=0时，全加器不工作。43解：当K=1时，全加器工作，此时可列出真值表如下ABCiSCo0000000110010100110110010101011100111111000111100010111010ABSCi010Ci1CiA

SB000111100001010111ABCoCi0100Ci1Ci1ACoB44由降维卡若图可得实现全加器的电路图1S1CiCoK1

Y1

0

1

2

3A1A0ST0G3AB

Y2CC14539

0

1

2

3ST453-14用一片集成8选1数据选择器CT74151和必要的门电路设计实现一个函数发生器电路，其功能如下表所示。控制信号输出M1M2F0001101146解：根据题意列出真值表如下M1M2ABFM1M2ABF0000010000000111001000101101000011110111010011100001010110110110011101011111111000011110000100011010111101101010M1M2AB000111100BB011BBM1M2A47由降维卡若图可得电路图1F

YCT74151

D0D1D2D3D4D5D6D7A2A1A0ST0G71BM1M2A483-15用一片集成3线-8线译码器CT74138和必要的门电路实现下列多输出组合逻辑函数。49解：其对应的卡若图如下00011110011111ABF1C其对应的卡若图如下00011110011111ABF2C50其对应的卡若图如下000111100011110100ABF3C实现多输出组合逻辑函数的逻辑电路如下页。51F1F2F3F41ABC

BIN/OCT

A2A1A0STASTBSTC&&&&523-16用一片集成4线-10线译码器CT7442和必要的门电路实现一位全减器，当K=0时，全减器工作；当K=1时，全减器不工作。解：如果将CT7442的最高位地址A3作为使能端，这时4线-10线译码器可以当作3线-8线译码器使用。题意要求，当K=0时，全减器工作；当K=1时，全减器不工作。所以控制信号K接A3。假设一位全减器完成A减去B，借位输入为CI，借位输出为CO，本位相减结果为F。根据题意，当K=0时，全减器工作，则可得全减器的真值表如下页。53

全加器的真值表ABCIFCO0000000111010110110110010101001100011111由真值表可得全减器两个输出的最小项表达式如下由上面的逻辑表达式可得全减器的逻辑电路图如下页。54BCD/DECCT74421248CIBAK0123456789&&FCO553-17用一片集成3线-8线译码器CT74138和必要