计算机组成原理课程设计报告-3_第1页
计算机组成原理课程设计报告-3_第2页
计算机组成原理课程设计报告-3_第3页
计算机组成原理课程设计报告-3_第4页
计算机组成原理课程设计报告-3_第5页
已阅读5页,还剩16页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

图4.所示。(1)Si=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi按此表达式组成的FA如图2.1所示,进位链采用一个或门。该原理图为一位全加器,其中结果Si由三个输入信号Ai、Bi、Ci异或得到,信号Ci+1为进位。图4.1一位加法器原理图图STYLEREF1\s4.2硬件原理图寄存器的设计与实现寄存器是由VHDL语言所写的程序生成,如下所示,其中包括八位输入和八位输出以及一位控制信号LDA。4.1.3总体原理图采用八个全加器,两个数的每一相同位对应一个全加器,每个全加器有一个结果输出和进位。采用两个寄存器分别寄存数A和B。其中做加法时M=0,当做减法时,置M=1,B的每一位与M异或同时再加上M即加上1,得到(-B)的补码,利用补码将减法转换为加法运算,从而节省电路。原理图如下所示:总体结构原理图实验过程与调试仿真XXX做加法将M置为0,高电平为1,低电平为0,置LDA、LDB为1,分别为A和B赋值主要故障与调试故障1:由VHDL语言所编写的八进八出寄存器程序始终无法编译成功。分析:由于我们对VHDL语言几乎是一窍不通,因此当编译出错时对出错原因毫无头绪,只得去翻书,然后一点一点去试,就这样不断出错不断修改,最后发现我们没有把八进八出的引脚一一对应,当我们以为这次肯定没问题时,发现还是出现了错误,当时我们差点崩溃,于是又去仔细的检查一遍,才发现我们在then语句后面多加了一副括号,去掉括号后才终于编译成功。故障2:在我们在EDA试验箱上连好线后准备测试时发现输出端没显示。分析:原理图通过了编译,应该不是原理图的问题。问题应该出在连线上,锁定该范围后我们就开始检查引脚,对每个引脚进行一一核对检查,发现也没问题。于是我们进一步缩小范围,检查是否是有些线接触不良,果然当我们换掉5v电压接口的那根线后输出端有显示了,测试成功了。实验流程图1.2012年12月29日,课题讲解,布置任务;2.2012年12月30日到2013年1月4日,查阅资料,分析、讨论与设计;3.2013年1月5日到8日,进行各子模块的设计,并进行调试;4.2013年1月9日到10日完成各模块联调,进行测试;5.2013年1月11日,成果验收,进行答辩。设计总结与心得课设总结基于对象的存储是为了克服当前基于块的存储存在的诸多难题,在存储接口和结构层次的重要发展。可以根据应用负载选择优化的存储策略。作了如下几点工作:在此次课程设计中我们设计了了一个硬件加减法器。实现了用8位行波进行8位二进制数的加减运算。完成了全加器的设计,用VHDL语言编写一个八进八出的寄存器,原理图的连线,用8位行波进行8位二进制数的加减运算得测试。课设心得在这一次课外实践中,我觉得自己收获不少。实践过程中,我遇到了不少问题,但是通过对课本的理解和在网上资料的查找,以及不懈的努力,锻炼了我动手实验和独立思考的能力。这次实践使自己的课本知识可以通过实验进行深一步认识,使得理论与实际相结合,加深自己对课本的理解,同时也锻炼了自己的分析理解能力。其次,我因此认识了EDA平台,对QuartusⅡ软件的使用也有了一个学习的过程,我学会了如何使用QuartusⅡ来制作逻辑电路图,实现逻辑电路的仿真,并对逻辑电路进行时序分析。然而,由于时间的关系,这次实践肯定也有一些不足的地方。但是,最起码我做了一些成果出来,我体验到了这次实践的过程。相信以后我会以更加积极的态度去对待学习,认真对待每一个实验,珍惜每一分每一秒,学到最多的知识和方法,锻炼自己的能力,这个是我在实验上学到的最重要的东西,也使以后都将受益匪浅。参考文献秦磊华,王小兰.计算机组成原理实验指导及课程设计指导书(基于EDA平台).武汉:华中科技大学出版社,2010年.秦磊华,吴非,莫正坤.计算机组成原理.北京:清华大学出版社,2011年.DAVIDA.PATTERSON(美).计算机组成与设计硬件/软件接口(原书第3版).北京:机械工业出版社.2007年.袁春风编著.计算机组成与系统结构.北京:清华大学出版社,2011年.张志刚,FPGA与SOPC设计教程-DE2实践.西安:电子科技大学出版社,2007余孟尝.数字电子技术基础简明教程(第三版).北京:高等教育出版社,2006年.白中英.计算机组成原理.北京:科学出版社,2008.计算机组成原理课程设计成绩评定表1、课程设计答辩或质疑记录1)一位全加器FA的内部由哪些逻辑门构成?答:由2个异或门,3个与门和1个或门构成。2)行波进位加减法器中利用什么控制加法或减法?答:由一根方式控制输入线M控制,当M=0是做加法,当M=1时做减法。3)VHDL语言是什么语言?答:VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,是一款标准硬件描述语言。2、答辩情况a)未能完全理解题目,答辩情况较差□c)理解题目较清楚,问题回答基本正确□b)部分理解题目,答辩情况较差□d)理解题目透彻,问题回答流利□3、课程设计报告a)内容:不完整□完整□详细□b)方案设计:较差□合理□非常合理□c)实现:未实现□部分实现□全部实现□d)文档格式:不规范□基本规范□规范□考勤成绩:,占总成绩比例10%答辩成绩:,占总成绩比例30%课程设计论文成绩:

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论