常用中规模时序逻辑电路课件

第七章常用中规模时序逻辑电路7．1计数器7．2寄存器和移位寄存器7．3脉冲序列信号发生器第七章常用中规模时序逻辑电路7．1计数器1计数器7．1．1计数器的概述7．1．1．1计数器概念－模的概念7．1．1．2计数器分类7．1．2异步计数器7．1．3同步计数器

计数器27．1．1计数器的概述计数器是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。7．1．1．1计数器概念－模的概念计数器中的“数”是用触发器的状态组合来表示，它在运行时，所经历的状态是周期性，即总是在有限个状态中循环，通常一次循环所包含的状态总数称为计数器的“模”。7．1．1．2计数器分类1.按计数的功能来分：加法、减法和可逆计数器2.按进位基数来分：二进制计数器和非二进制计数器3.按计数的进位方式（脉冲输入方式）：同步（并行）和异步（串行）7．1．1计数器的概述37．1．2异步计数器7．1．2．1异步二进制计数器1．异步二进制加计数器

2．异步二进制减计数器

*3．异步二进制可逆计数器7．1．2．2中规模异步计数器1．电路符号和引脚含义2．逻辑功能3．应用7．1．2异步计数器7．1．2．1异步二进制计数器47．1．2．1异步二进制计数器1．异步二进制加计数器1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP7．1．2．1异步二进制计数器1J0Q0J152．异步二进制减计数器*3．异步二进制可逆计数器1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP2．异步二进制减计数器*3．异步二进制可逆计数器1J067．1．2．2中规模异步计数器

二－五－十进制异步计数器（7490）1．电路符号与引脚符号14个引脚的集成芯片6个输入端，4个输出端QAQBQCQD为数据输出端S91和S92为直接置位端

R01和R02为直接复位端CPA和CPB分别为脉冲输入端电源VCC（5脚）地GND（10脚）

QAQBQCQDCPA

7490CPBS91S92R01R02(6)(7)(2)(3)(12)(9)(8)(11)(14)(1)7．1．2．2中规模异步计数器

二－五－十进制异步计数器（7逻辑功能直接复位置9计数输入输出CPR01R02S91S92QAQBQCQD×110×000011×00000××111001

×0×0计数0×0×0××0×00×逻辑功能直接复位输入输出CPR01R02S91S92QAQB82．应用1）构成二进制和五进制计数器i)一位二进制计数器ii)一位五进制计数器M=2

QA

CPA

QAQBQCQDCPA7490CPB

QAQBQCQDCPA7490CPBM=5

QBQCQD

CPB(最高位)

(最低位)

2．应用ii)一位五进制计数器M=2QA92）构成十进制计数器8421码5421码M=5M=2

QAQBQCQD

最低位(LSB)最高位(MSB)

计数脉冲CPAM=5M=2

QBQCQD

QA最低位(LSB)最高位(MSB)

计数脉冲CPB

CPA

QAQBQCQDCPA7490CPB

QAQBQCQDCPA7490CPB2）构成十进制计数器5421码M=5M=2QA103）构成九进制计数器（采用反馈复位法）4）构成二十四进制计数器*5）构成1000分频器

QAQBQCQDCPA7490CPBS91S92R01R02&&1001100003）构成九进制计数器（采用反馈复位法）4）构成二十四进制计数117．1．3同步计数器7．1．3．1同步计数器1．同步二进制加计数器2．同步二进制减计数器*3．同步二进制可逆计数器7．1．3．2中规模同步计数器1．电路符号和引脚含义2．逻辑功能3．应用7．1．3同步计数器7．1．3．1同步计数器12分别用J-K触发器和D触发器设计一个三位二进制加计数器。推广到n位二进制计数器000001111110010101100011Q2Q1Q0Q2n+1Q1n+1Q0n+1000001001010010011011100100101101110110111111000

Q1

Q0

Q2000111100001011101Q1

Q0Q2000111100010110101

Q1

Q0Q2000111100100111001分别用J-K触发器和D触发器设计一个三位二进制加计数器。推137．1．3．1同步计数器1．同步二进制加计数器用JK触发器实现n位二进制同步加计数器，驱动方程为：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0

Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0用D触发器实现n位二进制同步加计数器，驱动方程为：D0＝Q0D1＝Q1

Q0D2＝Q2(Q1Q0)D3＝Q3(Q2Q1Q0)

Dn－1＝Qn-1（Qn-2Qn-3…Q1Q0）7．1．3．1同步计数器用D触发器实现n位二进制同步加计数142．同步二进制减计数器*3．同步二进制可逆计数器用JK触发器实现n位二进制同步减计数器，驱动方程为：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0

Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0用D触发器实现n位二进制同步减计数器，驱动方程为：D0＝Q0D1＝Q1

Q0D2＝Q2(Q1Q0)D3＝Q3(Q2Q1Q0)

Dn－1＝Qn-1（Qn-2Qn-3…Q1Q0）2．同步二进制减计数器用D触发器实现n位二进制同步减计数器157．1．3．2中规模同步计数器可预置的四位二进制同步计数器（74161）1．电路符号和引脚含义16个引脚的集成芯片9个输入端，5个输出端QAQBQCQD为数据输出端CP为脉冲输入端T和P为使能输入端电源VCC（16脚）地GND（8脚）OC为溢出进位输出端Cr

为异步清零端

LD为同步预置端

TQAQBQCQDP74161OCCPCrLDABCD(1)(9)(3)(4)(5)(6)(14)(13)(12)(11)(10)(7)(2)(15)7．1．3．2中规模同步计数器16个引脚的集成芯片T162．逻辑功能异步清零同步预置保持计数当同步计数器加到“1111”时，OC=T

QA

QB

QC

QD=1输入输出CPCrLDPTABCDQAQBQCQD×0×××××××0000

10××ABCDABCD×110×××××保持×11×0××××保持

1111××××计数2．逻辑功能异步清零输入输出CPCrLDPTABCDQAQB1774161工作原理波形图Cr清除Ld置入D0D1D2D3Q0Q1Q2Q3CP时钟数据输入P允许T允许输出串行进位输出Occ异步同步同步13141501清除清除预置计数禁止74161工作原理波形图Cr清除Ld置入D0Q0CP183．应用1）构成十六进制计数器

TQA

QB

QC

QDP74161OCCPCrLD

ABCD11××××113．应用TQAQBQCQD192）构成十进制计数器i)采用反馈复位法ii)采用反馈预置法（一)

TQA

QB

QC

QDP74161OCCPCrLD

ABCD&1××××11&

TQA

QB

QC

QDP74161OCCPCrLD

ABCD&1000011&2）构成十进制计数器ii)采用反馈预置法（一)T20iii)采用反馈预置法（二)

TQA

QB

QC

QDP74161OCCPCrLD

ABCD1011011111111100110iii)采用反馈预置法（二)TQAQB213）构成二十四进制计数器（采用同步连接和异步连接）

TQAQBQCQDP74161OCCPCrLDABCD111TQAQBQCQDP74161OCCPCrLDABCD1TQAQBQCQDP74161OCCPCrLDABCD111TQAQBQCQDP74161OCCPCrLDABCD11113）构成二十四进制计数器（采用同步连接和异步连接）T224）分析74161构成的电路，问这是多少进制计数器；有无挂起现象

TQA

QB

QC

QDP74161OCCPCrLD

ABCD1001114）分析74161构成的电路，问这是多少进制计数器；有无挂起237．2寄存器和移位寄存器寄存器和移位寄存器是常用的时序逻辑电路，能接受、发送和存放数据，具有记忆、清零、预置等功能，而且能对数据进行移位。每个触发器能存放一位二进制数，n个触发器能存放n位数据。寄存器的三个基本特征：数据存得进，记得住，取得出。四位基本的寄存器：QQDC1QQDC1

QQDC1

QQDC1CPD3D2D1D0

Q3Q3Q2Q2Q1Q1Q0Q0

7．2寄存器和移位寄存器寄存器和移位寄存器是常用的时序逻辑24寄存器和移位寄存器7．2．1锁存器（暂存器）7．2．2寄存器7．2．3移位寄存器

7．2．3．1右移移位寄存器

7．2．3．2左移移位寄存器

7．2．3．3双向移位寄存器

7．2．3．4中规模集成移位寄存器1．电路符号和引脚含义2．逻辑功能3．应用寄存器和移位寄存器7．2．1锁存器（暂存器）257．2．1锁存器（暂存器）采用钟控触发方式的触发器，由电位信号控制，存在空翻现象。八位锁存器（74373）－双拍工作方式

QD

QD

QD

QD

QD

QD

QD

QD输出控制使能G1Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8D“1”“0”7．2．1锁存器（暂存器）采用钟控触发方式的触发器，由电位267．2．2寄存器采用边沿或主从触发方式的触发器，由同步时钟信号控制，克服空翻毛病。八位寄存器（74374）－双拍工作方式

QD

QD

QD

QD

QD

QD

QD

QD输出控制时钟1Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8D“0”7．2．2寄存器QQ277．2．3移位寄存器移位寄存器不仅能寄存数据，而且对数据可进行移位；4种不同的工作方式：并行输入/并行输出；并行输入/串行输出；串行输入/并行输出；串行输入/串行输出；7．2．3．1右移移位寄存器1DC11DC11DC11DC1串行输入Din移位脉冲CPQ0Q1Q2Q3Dout串行输出7．2．3移位寄存器移位寄存器不仅能寄存数据，而且对数据可287．2．3．2左移移位寄存器7．2．3．3双向移位寄存器当M＝0时，右移当M＝1时，左移1DC11DC11DC11DC1串行输出Dout移位脉冲CPQ0Q1Q2Q3Din串行输入7．2．3．2左移移位寄存器7．2．3．3双向移位寄存器297．2．3．4中规模集成移位寄存器通用的双向移位寄存器（74194）1．电路符号和引脚含义16个引脚的集成芯片10个输入端，4个输出端QAQBQCQD为并行数据输出端QA为左移串行数据输出端QD为右移串行数据输出端A～D为并行数据输入端DR为右移串行数据输入端DL为左移串行数据输入端CP为移位时钟脉冲输入端S1和S0为使能输入端(控制端）电源VCC（16脚）地GND（8脚）Cr

为异步清零端

S1QAQBQCQDS0

74194CPCrDRABCDDL(1)(2)(3)(4)(5)(6)(7)(15)(14)(13)(12)(10)(9)(11)7．2．3．4中规模集成移位寄存器通用的双向移位寄存器（7302．逻辑功能异步清零静态保持并行送数右移左移动态保持输入输出CrS1S0CPDLDRABCDQAn+1QBn+1QCn+1QDn+10×××××××××00001××0××××××QAnQBnQCnQDn111

××ABCDABCD101

×0××××0QAnQBnQCn101

×1××××1QAnQBnQCn110

0×××××QBnQCnQDn0110

1×××××QBnQCnQDn1100

××××××QAnQBnQCnQDn2．逻辑功能异步清零右移输入输313．应用1）构成环行计数器

S0QAQBQCQDS1

74194CPCrDRABCDDL1×××××101DC11DC11DC11DC1CPQ0Q1Q2Q33．应用S0QAQBQCQ322）构成扭环行计数器

S0

QA

QB

QC

QDS1

74194CPCrDR

ABCDDL1×××××1011DC11DC11DC11DC1CPQ0Q1Q2Q312）构成扭环行计数器S0QAQB333）构成奇数分频器

S0QAQBQCQDS1

74194CPCrDRABCDDL1×××××10&七分频3）构成奇数分频器S0QAQBQC344）并行串行的转换

S0

QA

QB

QC

QDS1

74194CPCrDR

ABCDDL110N1N2N3×

1&S0

QA

QB

QC

QDS1

74194CPCrDR

ABCDDL1N4

N5N6N7×1&STCP0110010N1N2N3

N4N5N6N7

110N1N2N3N4N5N6110N1

N2N3N4N51110

N1N2N3N41111

0N1N2N310N1N2110N111100N7N6N5N4N3N2N14）并行串行的转换S0QAQBQ357．3脉冲序列信号发生器1、脉冲分配器（节拍发生器）将输入时钟脉冲经过一定的分频后分别送到各路输出的逻辑电路，称为脉冲分配器。它常用来产生各种定时信号（或节拍脉冲）。它分为计数型和移位型。计数型节拍发生器的结构框图如下：译码器模M计数器7．3脉冲序列信号发生器1、脉冲分配器（节拍发生器）译码36三位二进制计数器和3－8译码器构成的脉冲分配器Q2Q2D2CP2Q1Q1D1CP1Q0Q0D0CP2Y0Y1Y2Y3Y4Y5Y6Y7

74138A2A1A0S1S2S3111111111000000010100111001011101111000000001000000001000000001000000001000000001000000001000000001三位二进制计数器和3－8译码器构成的脉冲分配器Q237工作波形图

123456789Y0Y1Y2Y3Y4Y5Y6Y7工作波形图1238消除干扰信号的方法：1）用时钟脉冲封锁译码门，但此时顺序脉冲不再是一个接一个。2）将选通脉冲或封锁脉冲加在控制输入端。3）选用扭环行计数器作为脉冲分配器的计数器。4）用环行计数器构成脉冲分配器，其本身即是。移位型节拍发生器D0Q0CP0

D1Q1CP1

D2Q2CP2

D3Q3CP3

D4Q4CP4

D5Q5CP5

D6Q6CP6

D7Q7CP7

Sd消除干扰信号的方法：D0Q0D