内科大大规模课件

第三章集成电路工艺基础

第一节引言集成电路的制造需要非常复杂的技术，它主要由半导体物理与器件专业负责研究。VLSI设计者可以不去深入研究，但是作为从事系统设计的工程师，有必要了解芯片设计中的工艺基础知识，才能根据工艺技术的特点优化电路设计方案。对于电路和系统设计者来说，更多关注的是工艺制造的能力，而不是工艺的具体实施过程。由于SOC的出现，给IC设计者提出了更高的要求，也面临着新的挑战：设计者不仅要懂系统、电路，也要懂工艺、制造。2023/9/171

第二节半导体材料：硅1、电阻率：从电阻率上分，固体分为三大类。在室温下：金属：ρ<10Ω·cm半导体：ρ=10Ω·cm~10E4Ω·cm绝缘体：ρ>10E4Ω·cm2．导电能力随温度上升而迅速增加一般金属的导电能力随温度上升而下降，且变化不明显。但硅的导电能力随温度上升而增加，且变化非常明显。举个例子：

Cu：30

C

100

C

增加不到一半（正温度系数）

Si：30

C

20

C

增加一倍（负温度系数）2023/9/1723．半导体的导电能力随所含的微量杂质而发生显著变化一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：

＝21400Ω·cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％。则其电阻率变为：

＝0.2Ω·cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。4．半导体的导电能力随光照而发生显著变化5．半导体的导电能力随外加电场、磁场的作用而发生变化2023/9/1736、P型和N型半导体两种载流子：带负电荷的电子和带正电荷的空穴。纯净硅称为本征半导体。本征半导体中载流子的浓度在室温下：T＝300K当硅中掺入Ⅴ族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。2023/9/174当硅中掺入Ⅲ族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。第三节集成电路制造工艺简介一、氧化工艺一个MOS集成电路电路中，主要元件是；PMOS,NMOS,R,C,L及连线。MOS是MetalOxideSemiconductorSilicon的缩写。MOS管有三种主要材料：金属、二氧化硅及硅构成。2023/9/175氧化炉2023/9/176改进的氧化炉2023/9/177二、掺杂工艺在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。2023/9/1781.

扩散：扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。扩散分为两步：STEP1预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面。STEP2推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。实验分析表明：P的浓度分布可由下式表示：其中，NT：预淀积后硅片表面浅层的P原子浓度

D：P的扩散系数t：扩散时间x：扩散深度只要控制NT

、T、t三个因素就可以决定扩散深度及浓度。2023/9/1792．离子注入2023/9/1710其中：离子注入的分布有以下两个特点：1．离子注入的分布曲线形状（Rp，бp），只与离子的初始能量E0有关。并杂质浓度最大的地方不是在硅的表面，X＝0处，而是在X＝Rp处。Rp：平均浓度

p：穿透深度的标准差Nmax=0.4NT/

pNT：单位面积注入的离子数，即离子注入剂量2023/9/17112．离子注入最大值Nmax与注入剂量NT有关。而E0与NT都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。三．淀积工艺淀积工艺主要用于在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃PSG等。1、金属化工艺淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。2023/9/17122023/9/17132、淀积多晶硅淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。

淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。

采用在700°C的高温下，使其分解：

2023/9/1714四、钝化工艺在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。目前，广泛采用的是氮化硅做保护膜，其加工过程是在450°C以下的低温中，利用高频放电，使和气体分解，从而形成氮化硅而落在硅片上。2023/9/1715五、光刻工艺光刻工艺是完成在整个硅片上进行开窗的工作。掩膜版和光刻胶：掩膜版：亮版和暗版光刻胶：正胶和负胶2023/9/17162023/9/1717光刻过程如下：1．涂光刻胶2．掩膜对准3．曝光4．显影5．刻蚀：采用干法刻蚀（EryEatching）6．去胶：化学方法及干法去胶(1)丙酮中，然后用无水乙醇(2)发烟硝酸(3)等离子体的干法刻蚀技术2023/9/1718光刻工艺的发展：70年代的光刻只能加工3～5μm线宽，4"～5"wafer。那时的光刻机采用接触式的。如：canon，采用紫外线光源，分辨率较低。80年代发明了1：1投影式光刻机，可加工1～2μm线宽，5"～6"wafer。代表产品有美国的Ultrotec。存在问题是：（1）Mask难做，要求平坦，不能有缺陷。（2）Wafer与Mask之间有间隙，使一些尘埃颗粒加入，造成影响。另外，有光折射产生。2023/9/17192023/9/172080年代后期出现了WaferStepper，10:1或5:1，使芯片加工进入了0.8μm的时代。代表产品有：美国的GCA，日本的Canon，Nikon及荷兰的ASM。另外，美国的KLA更加先进，它带有Mask检查及修正系统。它将Mask上的图形缩小5倍后投影到硅片上，因此，使缺陷缩小很多。它使用的光源仍是紫外线，但是用的是g-line，波长在436nm，可加工：0.8~1.0μm（大生产），0.5~0.8μm（科研）芯片。2023/9/172190年代对Stepper的改进大致两个方面，一是在光源上：（1）用I-line的紫外线，波长在365nm，可加工0.5~0.6μm的芯片。（2）若用准分子激光光源KrF下，波长大约248nm，可加工：0.25~0.5μm（大生产），0.07~0.1μm（科研）的芯片。（3）还有用电子束（E－Beam）光源的，主要用