基于数字电路的数字钟实验报告

计算机与信息技术学院设计性实验报告专业：通信工程年级/班级：2009级2011—2012学年第二学期课程名称综合电子设计与实践指导教师本组成员学号姓名实验地点计科楼214实验时间2012.4.198:00-11:00项目名称基于数字电路的数字时钟的设计实验类型设计性实验目的选择适当的计数器和译码器设计24进制计数器和60进制计数器,并将设计好的24进制计数器和60进制计数器组合可显示小时、分钟和秒的数字时钟。实验仪器装有Proteus软件的计算机一台设计思路用74LS90芯片,74LS47芯片及数码管构建24进制计数器；74HC390芯片，4511芯片，相应的门及数码管构建60进制计数器；再利用设计好的24进制计数器和60进制计数器以及相应的门构建出可以显示时、分、秒的数字时钟。实验原理（1）74LS90芯片：74LS90内部是由两部分电路组成的。一部分是由时钟CKA与一位触发器Q0组成的二进制计数器，可计一位二进制数；另外一部分是由时钟CKB与三个触发器Q1、Q2、Q3组成的五进制异步计数器，可计五个数000~100。如果把Q0和CKB连接起来，CKB从Q0取信号，外部时钟信号接到CKA上，那么由时钟CKA和Q0、Q1、Q2、Q3组成十进制计数器。R0(1)和R0(2)是异步清零端，两个同时为高电平有效；R9(1)和R9(2)是置9端，两个同时为高电平时，Q3Q2Q1Q0=1001；正常计数时，必须保证R0(1)和R0(2)中至少一个接低电平，R9(1)和R9(2)中至少一个接低电平。（2）74LS47芯片和4511芯片同为译码器。（3）74HC390芯片：是一个双二-五-十进制加法计数器。实验步骤：（1）打开proteus软件，选择两片74LS90计数器和两片74LS47译码器及数码管搭建24进制计数器，并保存为“24进制计数器”，如下图所示：（24进制计数器）（2）检查电路图是否连接正确，若不正确则检查错误之处并予以改正，若无误则对上述电路图进行仿真，仿真结果如下（最大时刻为23时）：（3）经仿真后发现原24进制计数电路不能完整的显示6和9，故对原电路图进行修改，经查找资料发现：将74LS247芯片取代74LS47芯片即可构成可以完全显示6和9的24进制计数器，并将其保存为“改进后的24进制计数器”，其仿真结果如下所示：（改进后的24进制计数器）（4）继续在proteus环境下构建60进制计数器，这里选用两片74HC390计数器，两片4511译码器，两个与非门及数码管来搭建60进制计数器，并将搭建好的电路图保存为“60进制计数器”，如下图所示：（60进制计数器）（5）检查电路图是否连接正确，若不正确则检查错误之处并予以改正，若无误则对上述电路图进行仿真（最大时刻为59分或59秒）：（6）经仿真后发现原60进制计数电路不能完整的显示6和9，故对原电路图进行修改，经查找资料和不断摸索发现：将74LS248芯片取代4511芯片即可构成可以完全显示6和9的60进制计数器，并将其保存为“改进后的60进制计数器”，其仿真结果如下所示：（改进后的60进制计数器）（7）将设计好的“改进后的24进制计数器”和“改进后的60进制计数器”综合起来，构建出一个完整的可显示时分秒的数字钟，并将其保存为“数字钟”，其原理图如下所示：（数字钟）检查电路图是否连接正确，若不正确则检查错误之处并予以改正，若无误则对上述电路图进行仿真（最大时刻为23时59分59秒），如下图所示：实验总结经过本次试验我对74系列芯片有了更深一步的了解，尤其是对计数器74LS90,74HC90；译码器4511，74LS247,74LS47，74LS248有了深刻的认识，知道了它们各引脚的功能，以及功能表（真值表），发现74LS47,74LS247芯片虽然功能大致相似，但最大的不同在于74LS247芯片可以控制数码管完整的显示6,9等数字，是标准的十进制译码器，而74LS4