第二章硬件结构

第二章硬件结构第1页，课件共80页，创作于2023年2月PGE封装第2页，课件共80页，创作于2023年2月TIDSP命名规则第3页，课件共80页，创作于2023年2月TMS320C54x系列DSP的特性第4页，课件共80页，创作于2023年2月一、TMS320C54X硬件结构GPI/OD(15-0)A(19-0)Program/DataBuses

TimerProgram/DataRAMCh0Ch1Ch2Ch3Ch4Ch5DMA

TimerProgram/DataROMPeripheralBusRND,SAT17x17MPY40-BitAdderMACShifter40-BitBarrel

(-16,31)EXPEncoder40-BitALUCMPSOperator

(VITERBI)ALUAccumulators40-BitACCA40-BitACCB8AuxiliaryRegisters2AddressingUnitsAddressingUnit

HostPort

Interface(HPI)MultichannelBuffered

SerialPort(McBSP)JTAGTest/

Emulation

ControlMultichannelBuffered

SerialPort(McBSP)

PLLClock

GeneratorS/WWaitstate

GeneratorPowerManagement第5页，课件共80页，创作于2023年2月功能框图第6页，课件共80页，创作于2023年2月二、‘C54xDSP的组成及总线结构第7页，课件共80页，创作于2023年2月1.DSP的组成框图17x17乘法累加单元饱和和舍入硬件2个40位的ACC1个40位的ALU1个40位的桶式移位寄存器暂存器指数编码器程序和地址发生单元比较选择存储单元4条内部总线功能强大的外部接口第8页，课件共80页，创作于2023年2月2.‘C54xDSP的总线结构地址总线（4条）：PAB、CAB、DAB、EAB:

传送执行指令所需的地址。程序总线PB／PAB：

从程序存储器取指令和取操作数。数据总线(3条)CB/CAB、DB/DAB、EB/EAB：其中：C、D数据总线：传送来自数据存储器中的操作数；E数据总线：将数据写入数据存储器。第9页，课件共80页，创作于2023年2月‘C54xDSP的总线结构优化核JTAGTEST/

EMLCONTROLROMRAM电源管理程序/数据总线

外设总线D(15-0)A(15-0)外设第10页，课件共80页，创作于2023年2月‘C54xDSP的总线结构中央算术逻辑单元外部存储器M

U

X内部存储器M

U

X

E

SPALUSHIFTERBTMACAPCCNTLECDARs计数逻辑第11页，课件共80页，创作于2023年2月‘C54xDSP的总线结构16位0-waitROMEBusCBusDBusPBusExt’lMemI/F16位0-waitDARAM第12页，课件共80页，创作于2023年2月表:各种读/写方法用到的总线读/写

地址

总线

PB

数据

总线

方式

PAB

CAB

DAB

EAB

PB

CB

DB

EB

程序读

ü

ü

程序写

ü

ü

单数据读

ü

ü

双数据读

ü

ü

ü

ü

长数据(32位)读

ü

(hw)

ü

(lw)

ü

(hw)

ü

(lw)

单数据写

ü

ü

数据读/数据写

ü

ü

ü

ü

双数据读/系数读

ü

ü

ü

ü

ü

ü

外设读

ü

ü

外设写

ü

ü

注：hw=高16位字，lw=低16位字。

第13页，课件共80页，创作于2023年2月三、‘C54xDSP的中央处理单元到总线MACALU17X17MPY40BITADDERRND,SAT40BITALUCMPSOPERATOR

(VITERBI)EXPENCODER桶式移位寄存器累加器40BITBARREL(-16,31)40BITACCA40BITACCB寻址单元8辅助寄存器2寻址单元第14页，课件共80页，创作于2023年2月1.算术逻辑运算单元(ALU)第15页，课件共80页，创作于2023年2月算术逻辑运算单元(ALU)ALU的输入：X输入端（2个来源）： 移位寄存器输出

DB数据总线的操作数Y输入端（4个来源）： 累加器A的数据 累加器B的数据 数据总线CB的数据存储器操作数

T寄存器中的数据第16页，课件共80页，创作于2023年2月算术逻辑运算单元(ALU)ALU的输出：ALU的输出为40位；送往目的地：累加器A或累加器B第17页，课件共80页，创作于2023年2月2.累加器A和B保护位：防止计算过程中溢出AG、AH、AL、BG、BH、BL都是MMR累加器A和B的差别：A（31-16）可作为乘法器输入39-3231-1615-0累加器AAGAHAL保护位高阶位低阶位39-3231-1615-0累加器BBGBHBL保护位高阶位低阶位第18页，课件共80页，创作于2023年2月3.桶形移位器第19页，课件共80页，创作于2023年2月桶形移位器输入

DB（16位数）

DB、CB（32位数）累加器A或B（40位数）输出

ALU的一个输入端（40位数）

EB（16位数）第20页，课件共80页，创作于2023年2月桶形移位器的移位控制指令中的移位数就是移位的位数。移位数都是用2的补码表示，正值表示左移，负值表示右移。移位数的来源：指令中的一个立即数(-16到15)；状态寄存器ST1的累加器移位方式(ASM)位(-16到15)；或者T寄存器中最低6位的数值(-16到31)。例如:第21页，课件共80页，创作于2023年2月桶形移位器应用举例ADDA，-4,B;累加器A右移4位后加到累加器BADDA,ASM,B;累加器A按ASM规定移位后加到累加器BNORMA;按T寄存器中的数值对累加器归一化第22页，课件共80页，创作于2023年2月桶形移位器的任务在ALU运算前，对来自数据存储器的操作数或者累加器的值进行定标;对累加器的值进行算术或逻辑移位对累加器归一化处理对累加器的值存储到数据存储器之前进行定标第23页，课件共80页，创作于2023年2月4.乘法器/加法器第24页，课件共80页，创作于2023年2月乘法器/加法器特点乘法器/加法器与一个40-bit的累加器在一个单指令周期里完成17x17-bit的二进制补码运算。乘法器/加法器单元由以下部分组成：乘法器，加法器，带符号/无符号输入控制，小数控制，零检测器，舍入器（二进制补码），溢出/饱和逻辑和暂存器（TREG）。乘法器有两个输入：一个是从TREG，数据存储器操作数，或一个累加器中选择；另一个则从程序存储器，数据存储器，一个累加器或立即数中选择。另外，乘法器和ALU在一个指令周期里共同执行乘/累加（MAC）运算和并行的ALU运算。第25页，课件共80页，创作于2023年2月5.比较、选择、存储单元第26页，课件共80页，创作于2023年2月比较、选择、存储单元特点比较、选择和存储单元（CSSU）完成累加器的高位字和低位字之间的最大值比较，即选择累加器中较大的字并存储在数据存储器中，改变状态寄存器ST0中的测试/控制位和传送寄存器（TRN）的值。同时，CSSU利用优化的片内硬件促进Viterbi型蝶形运算.第27页，课件共80页，创作于2023年2月6.指数编码器第28页，课件共80页，创作于2023年2月7.CPU状态和控制寄存器‘C54ｘ有3个状态和控制寄存器:状态寄存器0（ST0）(MMR:6)状态寄存器1（ST1）(MMR:7)处理器工作方式状态寄存器（PMST）(MMR:1D)PMST,ST0和ST1包括了各种条件和方式的状态，PMST包括了存储器配置状态和控制信息。

第29页，课件共80页，创作于2023年2月状态寄存器0（ST0）第30页，课件共80页，创作于2023年2月状态寄存器ST0各状态位的功能(1)位名称复位值功

能15-13ARP000辅助寄存器指针。这3位字段是在间接寻址单操作数时，用来选择辅助寄存器的。当DSP处在标准方式时(CMPT=0)，ARP必定置成0。12TC1测试/控制标志位。TC保存ALU测试位操作的结果。TC受BIT、BITF、BITT、CMPM、CMPR、CMPS以及SFTC等指令影响。可以由TC的状态(1或0)，决定条件分支转移指令、子程序调用以及返回指令是否执行。如果下列条件成立，则TC=1：l

由BIT或BITT指令所测试的位等于1。l

执行CMPM、CMPR或CMPS比较指令时，比较一个数据存储单元中的值与一个立即操作数、AR0与另一个辅助寄存器、或者一个累加器的高字与低字的条件成立。l

用SFTC指令测试某个累加器的第31位和第30位彼此不相同。第31页，课件共80页，创作于2023年2月状态寄存器ST0各状态位的功能(2)累加器算术移位累加器逻辑移位条件分支转移条件返回条件调用条件执行第32页，课件共80页，创作于2023年2月状态寄存器ST0各状态位的功能(3)第33页，课件共80页，创作于2023年2月状态寄存器1（ST1）第34页，课件共80页，创作于2023年2月状态寄存器ST1各状态位的功能(1)第35页，课件共80页，创作于2023年2月状态寄存器ST1各状态位的功能(2)第36页，课件共80页，创作于2023年2月状态寄存器ST1各状态位的功能(3)第37页，课件共80页，创作于2023年2月状态寄存器ST1各状态位的功能(4)第38页，课件共80页，创作于2023年2月处理器工作方式状态寄存器（PMST）第39页，课件共80页，创作于2023年2月寄存器PMST各状态位的功能(1)第40页，课件共80页，创作于2023年2月寄存器PMST各状态位的功能(2)第41页，课件共80页，创作于2023年2月寄存器PMST各状态位的功能(3)第42页，课件共80页，创作于2023年2月寄存器PMST各状态位的功能(4)第43页，课件共80页，创作于2023年2月四、存储器存储空间分为程序空间，数据空间，I/O空间存储器有ROM和RAM，其中，RAM又可以分为SARAM和DARAMsingle-accessRAM单访问RAMdouble-accessRAM双访问RAM第44页，课件共80页，创作于2023年2月存储器功能程序空间包含执行指令和常量数据表数据空间用于存放指令的操作数I/O空间用于存储器映射外设和存放数据第45页，课件共80页，创作于2023年2月存储器‘C54ｘ存储空间（至少192K字）：至少64K字程序存储空间64K字数据存储空间64K字I/O空间‘C5402的程序存储空间可扩展到1M字第46页，课件共80页，创作于2023年2月表:TMS320C5402片内程序和数据存储器片内存储器：不需要插入等待状态，成本低，功耗小。片外存储器：存储空间大第47页，课件共80页，创作于2023年2月1.存储器的配置处理器工作方式状态寄存器（PMST）中的3个状态位与片内存储器的关系：MP/MC位：若MP/MC=0，则片内ROM安排到程序空间若MP/MC=1,则片内ROM不安排到程序空间OVLY位：若OVLY=1，则片内RAM安排到程序和数据空间若OVLY=0，则片内RAM只安排到数据存储空间DROM位：当DROM=1，则部分片内ROM安排到数据空间当DROM=0，则片内ROM不安排到数据空间DROM如何用法与MP/MC的用法无关第48页，课件共80页，创作于2023年2月5402存储器的配置第49页，课件共80页，创作于2023年2月2.程序存储器C5402的外部程序存储器可寻址1M字片内ROM、DARAM都可以映象为程序存储器当PAGEN（程序地址生成器）发出的地址处片上内存储器地址范围地址以外时，CPU将自动对外部寻址第50页，课件共80页，创作于2023年2月表：TMS320C5402片内程序存储器第51页，课件共80页，创作于2023年2月‘C54ｘ片内2K字ROM（F800h~FFFFｈ）中的内容(ＴI公司定义)自举加载程序，可从串行口、外部存储器、I/O口、或者主机接口自举加载。256字μ律压扩表。256字A律压扩表。256字正弦函数值查找表。中断向量表。第52页，课件共80页，创作于2023年2月3.数据存储器‘C54ｘ数据存储器容量64K字片内数据存储器：SRAM，DARAM通过软件，片内ROM可以映象为数据存储器空间当CPU发出的地址落在片上存储器范围外部时，将自动地对外部存储器空间寻址第53页，课件共80页，创作于2023年2月5402的数据存储器第54页，课件共80页，创作于2023年2月片内RAM前1K配置图MMR存储器映象CPU寄存器：不需要插入等待周期MMR存储器映象外围电路寄存器：至少需要两个周期第55页，课件共80页，创作于2023年2月表：存储器映象CPU寄存器第56页，课件共80页，创作于2023年2月数据空间分页机制原理第57页，课件共80页，创作于2023年2月4.I/O存储器I/O存储空间：64K字I/O存储空间全部片外访问I/O空间指令：PORTR，PORTW第58页，课件共80页，创作于2023年2月五TMS320C54x片内外设简介1．通用I/O引脚2．定时器3．时钟发生器4．主机接口（HPI）5．串行口6．软件可编程等待状态控制7．可编程分区转换逻辑第59页，课件共80页，创作于2023年2月1等待状态控制目的是DSP访问低速外部存储器时，自动插入等待周期软件等待状态寄存器(SWWSR)，是存储器映射寄存器，位于数据空间0028h软件等待状态控制寄存器（SWCR），是存储器映射寄存器，位于数据空间002Bh可编程块切换逻辑控制寄存器（BSCR）是存储器映射寄存器，位于数据空间0029h第60页，课件共80页，创作于2023年2月软件等待状态寄存器(SWWSR)目的：与慢速存储器或I/O设备接口产生等待状态的两种方法：（1）软件可编程等待状态发生器最多可使外部总线周期延长7个T（2）软件和硬件混合产生等待状态第61页，课件共80页，创作于2023年2月软件等待状态寄存器框图第62页，课件共80页，创作于2023年2月软件等待状态寄存器(SWWSR)第63页，课件共80页，创作于2023年2月软件等待状态寄存器(SWWSR)第64页，课件共80页，创作于2023年2月软件等待状态寄存器

（SWWSR）的用法

用法：STM ＃2009ｈ，SWWSR2009ｈ＝0010000000001001，将在寻址I/O空间时插入2T，寻址程序空间时插入1T，寻址数据空间时不插入等待状态。第65页，课件共80页，