计算机组成原理 第三章主存储器和存储系统一

第3章

存储器3.

1

存储器概述3.2

主存储器3.3高速缓冲存储器3.4辅助存储器3.5虚拟存储器第3章存储器学习要点：掌握：半导体随机和只读存储器工作机理了解：存储器概述存储体系及高速存储器，虚拟存储器理解：2存储器的两大功能：

1、存储（写入Write）

2、取出（读出Read）3.1存储器概述三项基本要求：

1、大容量

2、高速度

3、低成本3主存储器（内存）是计算机真正的工作场所，所有驱动程序、操作系统、工作数据、成品/半成品应用程序必须加载到主存中才能由CPU读取。一、存储器的作用

高速缓存的速度比主存储器快，作为CPU与内存的缓冲区，主要起到平衡CPU与主存这间的速度的作用，有效解决了CPU速度与主存速度的不匹配问题。

辅助存储器（外存）如硬盘、软盘，是用来存放暂时不参加运行的程序和数据，以及永久存储信息。辅助存储器的容量很大，但存取速度慢，并且不能为CPU直接访问，必须先将其中信息调入主存后，才能为CPU所访问。4二、存储器的分类1.按存储器在计算机系统中的作用分类（1）高速缓冲存储器（Cache）（2）主存储器（3）辅助存储器3.按信息的可保存性分类（1）易失性存储器（2）非易失性存储器2.按存储介质分类（1）半导体存储器TTL、MOS（2）磁表面存储器磁头、载磁体（3）磁芯存储器硬磁材料、环状元件（3）光盘存储器激光、磁光材料易失非易失54.按存取方式分类静态RAM动态RAM（1）存取时间与物理地址无关（随机访问）（2）存取时间与物理地址有关（串行访问）MROMPROMEPROMEEPROM随机存储器RAM在程序的执行过程中可读可写只读存储器ROM在程序的执行过程中只读顺序存取存储器磁带直接存取存储器磁盘6三、存储器的层次结构高低小大快慢辅存寄存器缓存主存磁盘光盘磁带1.存储器三个主要特性的关系CPUCPU主机速度容量价格72.缓存—主存层次和主存—辅存层次缓存CPU主存辅存缓存主存辅存主存虚拟存储器20ns10ns200nsms虚地址（逻辑地址）虚存容量（虚存空间）实地址（物理地址）主存容量（实存容量）主存储器（速度）（容量）存取周期8（1）正在运行的程序和数据存放于主存储器中，CPU直接从存储器取指令或存取数据。（2）采用DMA技术或输入输出通道技术，在存储器和输入输出系统之间直接传输数据。（3）多处理机系统采用共享存储器来存取和交换数据。作用3.2主存储器分类（1）随机存储器RAM（randomaccessmemory）——易失性存储器（2）只读存储器ROM（read-onlymemory）——非易失性存储器（3）可编程序只读存储器PROM（programmableROM）：一次写入，不能修改。（4）可擦除可编程序只读存储器EPROM（erasablePROM）：紫外线擦除后可再次写入。（5）可用电擦除的可编程序只读存储器EEPROM（electricallyEPROM）：可用电改写。一、概述DMA“存储器直接访问”，是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。91.主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写……………102.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写11

CPU与主存之间采取异步工作方式，以ready信号表示一次访存操作的结束。CPUMARMDR主存储器地址总线数据总线控制总线读/写readyKn2K字×n位3.主存的基本操作12读（取）操作：从CPU送来的地址所指定的存储单元中取出信息，再送给CPU。（1）地址->MAR->ABusCPU将地址信号送至地址总线。（2）ReadCPU发读命令。（3）WaitforMFC等待存储器工作完成信号。（4）(MAR)->DBus->MDR读出信息经数据总线送至CPU。13写（存）操作：将要写入的信息存入CPU所指定的存储单元中。（1）地址->MAR->ABusCPU将地址信号送至地址总线。（2）数据->MDR->DBusCPU将要写入的数据送到数据总线。（3）WriteCPU发写信号。（4）WaitforMFC等待存储器工作完成信号。144.主存中存储单元地址的分配高位字节地址为字地址

低位字节地址为字地址字地址字节地址11109876543210840字节地址字地址452301420计算机系统既可按字寻址，也可按字节寻址，一个存储字所包括的二进制位数称为字长。IBM370机，字长32位PDP-11机，字长16位15

主存储器的主要性能指标：存储容量、存储速度。5.主存的技术指标设地址线24根按字节寻址按字寻址若字长为16位按字寻址若字长为32位224=16M8M4M（2）存储速度——存取时间、存取周期存取时间：存储器的访问时间（读出时间、写入时间）存取周期：连续启动两次独立的存储器操作所需的最小间隔时间（读周期、写周期）161.半导体存储芯片的基本结构存储体地址译码驱动I/O和读写电路存储器的核心，是存储单元的集合体，而存储单元又是由若干个记忆单元组成的。用来完成被选中存储单元中各位的读出和写入操作。二、半导体存储芯片简介地址线…片选线数据线…读/写控制线1K×4位16K×1位8K×8位地址线（单向）数据线（双向）104141138芯片容量译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，表示选中了某一存储单元。驱动器提供驱动电流驱动相应的读/写电路，完成对被选中存储单元的读/写操作。171.半导体存储芯片的基本结构存储体地址译码驱动I/O和读写电路存储器的核心，是存储单元的集合体，而存储单元又是由若干个记忆单元组成的。用来完成被选中存储单元中各位的读出和写入操作。二、半导体存储芯片简介地址线…片选线数据线…读/写控制线译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，表示选中了某一存储单元。驱动器提供驱动电流驱动相应的读/写电路，完成对被选中存储单元的读/写操作。片选线读/写控制线（低电平写，高电平读）

18存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器32片8片16K×1位8片16K×1位8片16K×1位8片16K×1位192.半导体存储芯片的译码驱动方式（1）线选法00000,015,015,70,7读/写控制电路地址译码器字线015……16×8矩阵……位线读/写选通A3A2A1A0……007…D0D7读/写选通00,00,7…20A3A2A1A0A40,310,031,031,31

Y地址译码器X地址译码器……A9I/OA8A7A5A6Y0Y31X0X31D读/写……

32×32矩阵（2）重合法00000000000,031,00,31……I/OD0,021存储信息原理动态存储器DRAM（动态MOS型）依靠电容存储电荷的原理存储信息。功耗较小，容量大，速度较快，作主存。静态存储器SRAM（双极型TTL、静态MOS型）依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大，速度快，作Cache。SRAM：利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的，因为其不需要进行动态刷新，故称为“静态”存储器。DRAM：利用MOS电容存储电荷来保存信息，使用时需要给电容充电才能使信息保持，即要定期刷新。三、读/写存储器（随机存储器(RAM)）22字选择线

位线2位线1

VssT1T2T6T5T3T4VGG

VDD

ABT1~T6：构成一个记忆单元的主体，能存储一位二进制信息。T1～T4触发器：构成基本RS触发器，用来存储一位二进制信息。T5、T6：构成读写控制门，用来传送读写信号。一条字线，用来选择这个记忆单元。两条位线，用来传送读写信号。1.静态RAM(SRAM)23字选择线

位线2位线1

VssT1T2T6T5T3T4VGG

VDD

AB10通止A＝1，B＝0：T1止，T2通，记忆单元存储“0”24字选择线位线2位线1VssT1T2T6T5T3T4VGG

VDD

AB01止通A＝0，B＝1：T1通，T2止，记忆单元存储“1”25字选择线

位线2 位线1

VssT1T2T6T5T3T4VGG

VDD

AB0止止字线为“0”，记忆单元未被选中，T5、T6止，触发器与位线断开，原存信息不会丢失，称保持状态。26字选择线

位线2 位线1

VssT1T2T6T5T3T4VGG

VDD

AB1通通字线为“1”，记忆单元被选中，T5、T6通，可进行读、写操作。27字选择线

位线2位线1VssT1T2T6T5T3T4VGG

VDD

AB※读操作※字线为“1”，记忆单元被选中，T5、T6通，可进行读、写操作。1T5、T6通，则A、B点与位线1、位线2相连。若记忆单元为“1”，即A＝0，B＝1，则T1通，T2止，在位线1产生负脉冲。若记忆单元为“0”，即A＝1，B＝0，则T1止，T2通，在位线2产生负脉冲。28字选择线

位线2位线1

VssT1T2T6T5T3T4VGG

VDD

AB写入“1”：使位线1输入“0”，位线2输入“1”，它们分别通过T5、T6管迫使T1通、T2止＝＞A＝0，B＝1，使记忆单元内容变成“1”，完成写“1”操作。01止通10※写操作※写入“0”：使位线1输入“1”，位线2输入“0”，它们分别通过T5、T6管迫使T1止、T2通＝＞A＝1，B＝0，使记忆单元内容变成“0”，完成写“0”操作。01通止1029

T1

~T4T5T6T7T8

写放大器写放大器DIN写选择读选择读放

列地址选择行地址选择DOUT（1）静态RAM基本电路T1~T4

触发器T5、T6

行开关T7、T8

列开关

30

T1

~T4T5T6T7T8

写放大器写放大器DIN写选择读选择读放

列地址选择行地址选择DOUT静态RAM基本电路的读操作行选T5、T6开T7、T8开列选读放DOUTVAT6T8DOUT读选择有效31T1~T4T5T6T7T8

DIN

列地址选择行地址选择写放大器写放大器读放DOUT写选择读选择静态RAM基本电路的写操作行选T5、T6开两个写放大器DIN列选T7、T8开（左）反相T5

（右）T8T6

DINDINT7写选择有效32①Intel2114外特性存储容量1K×4位......

GNDIntel2114（2）静态RAM芯片举例33②Intel2114RAM矩阵(64×64)读A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组34②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组000000000035②Intel2114RAM矩阵(64×64)读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………36②Intel2114RAM矩阵(64×64)读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0163248…………3715…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0163248…………②Intel2114RAM矩阵(64×64)读第一组第二组第三组第四组0163248CSWE3815…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248②Intel2114RAM矩阵(64×64)读第一组第二组第三组第四组…………016324839②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248第一组第二组第三组第四组…………016324840②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248…………第一组第二组第三组第四组读写电路读写电路读写电路读写电路016324841②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………00000000000163248…………第一组第二组第三组第四组读写电路读写电路读写电路读写电路I/O1I/O2I/O3I/O4016324842Intel2114RAM矩阵(64×64)写A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组43Intel2114RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组000000000044Intel2114RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000150311647326348…………WECS0163248…………016324845Intel2114RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324846读写电路Intel2114RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324847读写电路Intel2114RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324848读写电路Intel2114RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000150311647326348…………WECS0163248…………I/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4016324849ACSDOUT地址有效地址失效片选失效数据有效数据稳定高阻tAtCOtOHAtOTDtRC片选有效读周期tRC地址有效下一次地址有效读时间tA地址有效数据稳定tCO片选有效数据稳定tOTD

片选失效输出高阻tOHA

地址失效后的数据维持时间（3）静态RAM读时序50A

DOUTDINtWCtWtAWtDWtDHtWR写周期tWC

地址有效下一次地址有效

滞后时间tAW地址有效片选有效的滞后时间写恢复时间tWR片选失效下一次地址有效tDW

数据稳定

（4）静态RAM写时序51CVSCDVDT2T1T3预充T4读数据线数据输出刷新控制写数据线写入选择线读出选择线定义:“1”—C上有足够的电荷，T1导通。“0”—C上无（少）电荷，T1不导通。（1）三管动态存储单元2.动态RAM(DRAM)读出：读出数据线预充电至“1”，读出选择线“1”，T3导通。若C上充有电荷，T1导通，读出数据线经T1、T3接地，读出电压为“0”。若C上无电荷，T1截止，读出数据为“1”。写入：在写入选择线上加“1”在写入数据线上加写入信号

，T2导通。C随写入信号而充电或放电(“0”放电，“1”充电)。若T2截止，C的电压保持不变。52DD预充电信号读选择线写数据线写选择线读数据线VCT4T2T3T11读出与原存信息相反DDV0110写入与输入信息相同T2T3T11预充电信号预充电至“1”读出选择线“1”，T3导通若C上充有电荷，T1导通，读出数据线经T1、T3接地，读出电压为“0”读出数据线至“1”若C上无电荷，T1截止，读出数据为“1”特点：三管单元布线较复杂，所用元件较多，但电路稳定。53（2）单管动态存储单元写入过程：字线为高电平，T导通。

若数据线为低电平（写1），且CS无电荷，CS被VDD通过T充电；若数据线为高电平（写0），且CS有电荷，CS通过T放电；若写入数据与原数据相同，CS电荷不变。读出过程：字线高电平，T导通。若CS有电荷，则放电，使数据线电位下降，在数据线上的放大器可检测CS的“1”态；若CS无电荷，数据线电位无变化，放大器没有输出“0”态。CDCST1数据线字选择线VDD特点：单管单元线路简单，占用面积小，速度快，但读出后需恢复原信息，要求有高灵敏度读出放大器。54单元电路读写控制电路列地址译码器………读选择线写选择线D行地址译码器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器写数据线读数据线……………0…00000000000D…单元电路读写控制电路三管动态RAM芯片（Intel1103）（3）动态RAM芯片举例读55A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0…三管动态RAM芯片（Intel1103）写11111…010001D读写控制电路56单管动态RAM4116(16K×1位)外特性时序与控制行时钟列时钟写时钟

缓存器行地址缓存器列地址

A'6A'0存储单元阵列基准单元行译码列译码器再生放大器列译码器读出放大基准单元存储单元阵列行译码I/O缓存器数据输出驱动数据输入寄存器

DINDOUT~DINDOUTA'6A'0~57读出放大器读出放大器读出放大器…………………………06364127128行线CS01271128列选择读/写线数据输入I/O缓冲输出驱动DOUTDINCSRAM4116(16K×1位)芯片读原理读出放大器读出放大器读出放大器………630I/O缓冲输出驱动OUTD58读出放大器读出放大器读出放大器…………………………06364127128行线CS01271128列选择读/写线数据输入I/O缓冲输出驱动DOUTDINCS…RAM4116(16K×1位)芯片写原理数据输入I/O缓冲I/O缓冲DIN读出放大器读出放大器63059行、列地址分开传送（见书中图4.8）写时序

数据DOUT有效数据DIN有效读时序

（4）动态RAM时序（见书中图4.9）（见书中图4.10）60

DRAM采用“读出”方式进行再生。由于DRAM每列都有自己的读放，因此，只要依次改变行地址，轮流对存储矩阵的每一行所有单元同时进行读出，再由放大器形成原信息并重新写入，就完成了对存储器的再生（这种再生称行地址再生）。为保证存储信息不被破坏，在电荷漏掉以前就进行充电，以恢复原来的电荷。把这一充电过程称为再生，或称为刷新。（5