半导体集成电路3上

晶体管-晶体管逻辑（TTL）电路双极型逻辑电路简要历史六管单元TTL与非门两管单元TTL与非门四管、五管单元TTL与非门六管单元TTL与非门STTL和LSTTL电路TTL门电路逻辑扩展简化逻辑门第1页/共41页双极型逻辑电路简史直接耦合晶体管逻辑电路（DCTL）存在“抢电流”现象。第2页/共41页第一种实用的双极型数字电路电阻-晶体管逻辑（RTL）电路电阻-电容-晶体管耦合逻辑（RCTL）电路第3页/共41页DTL与非门电路速度慢第4页/共41页TTL系列第一代TTL，包括LTTL,HTTL输入级引入多发射极晶体管输出级采用有源负载第二代TTL，包括STTL,LSTTL第5页/共41页双极型逻辑电路简要历史六管单元TTL与非门两管单元TTL与非门四管、五管单元TTL与非门六管单元TTL与非门STTL和LSTTL电路TTL门电路逻辑扩展简化逻辑门第6页/共41页2023/9/27VBEVBC饱和区反向工作区截止区正向工作区(正偏)(反偏)(正偏)(反偏)CBEnpn正向工作区IBICIEIE=IB+IC反向工作区IBICIEIC=IB+IE饱和工作区CBEVCES截止区CBE第7页/共41页2023/9/28简易TTL与非门与非门ABCR1R2VCCVOB1B2T1T2ABCO00010011010101111001101111011110两管单元TTL与非门第8页/共41页2023/9/29简易TTL与非门ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门工作原理R1R2VCCB1ABC4K4K4K4K几个假设：1.发射极正向压降，当晶体管正向工作时，取VbeF=0.7V，而当晶体管饱和时，取VbeS=0.7V.2.集电结正向饱和压降，取VbcF=0.6~0.7V。3.晶体管饱和压降，当T1管深饱和时，因Ic几乎为零，取VceS＝0.1V，其余管子取

VceS＝0.3V第9页/共41页2023/9/210简易TTL与非门1.输入信号中至少有一个为低电平的情况R1R2VCCB1ABC1VVIL=0.3VVIL=0.3VVB1=VBE1+VIL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流0.4VIOHT1管的集电结反偏，Ic1很小，满足βIB1>Ic1，T1管深饱和，VCES1=0.1V，VB2=VCES1+VIL=0.4V第10页/共41页2023/9/211简易TTL与非门2.输入信号全为高电平R1R2VCCB1ABC1.4VVIH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4VVB1被嵌位在1.4V4K4KIC1B2VOH=5VT1管的发射结反偏,集电结正偏,工作在反向有源区,集电极电流是流出的,T2管的基极电流为:IB2=IC1=IB1+bIB1≈IB1（b<0.01)IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA∴IB2≈0.9mAT2管饱和，T2管的饱和电压VCES=0.3V∴VOL=0.3V第11页/共41页2023/9/212ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大区假设:ßF=20,ßR=0.02IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA-IE1=ßRIB1=0.02*0.9=0.018mA-IC1=(ßR+1)IB1=0.918=IB2假设T2管工作在正向放大区在R2上产生的压降为18mA*4K=72V4K4K不成立第12页/共41页2023/9/213

两管单元TTL与非门的静态特性电压传输特性VO(V)VOHVOLQ1Vi(V)Q2Q1,Q2

截止区

过渡区

导通区VOH:输出电平为逻辑”1”时的最大输出电压VOL:输出电平为逻辑”0”时的最小输出电压VIL:仍能维持输出为逻辑”1”的最大输入电压VIH:仍能维持输出为逻辑”0”的最小输入电压VILVIH第13页/共41页2023/9/214高噪声容限低噪声容限不定区VIHVIL"1""0"VOHVOLVNMHVNMLGateOutputGateInputVNML=VIL-VOLVNMH=VOH-VIH在前一极输出为最坏的情况下,为保证后一极正常工作.所允许的最大噪声幅度噪声容限第14页/共41页2023/9/215有效低电平输出Vin输入低电平有效范围0VIL有效高电平输出Vout输入高电平有效范围VIHVDD过渡区VOHVOL噪声噪声幅值＋VOL<VIL噪声幅值<VIL-VOL高电平噪声噪声幅值＋VIH<VOH噪声幅值<VOH-VIH低电平NMH=VOH-VIHNML=VIL-VOL噪声抑制与噪声容限高噪声容限低噪声容限第15页/共41页2023/9/216VO(V)VOHVOLVi(V)VILVIHVLVNMH=VOH-VIHVNML=VIL-VOLVNMLVNMH第16页/共41页2023/9/2172.抗干扰能力VO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIH第17页/共41页2023/9/218VA:00.6V;>0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V两管单元非门的噪声容限AR1R2VCCVOB1B2T1T2第18页/共41页2023/9/219简易TTL与非门R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流0.4VIOH2.负载能力第19页/共41页2023/9/220

两管单元TTL与非门的静态特性-负载能力...能够驱动多少个同类负载门正常工作NN扇出第20页/共41页2023/9/221ABCR1R2VCCB1B2T1T24K4K1.求低电平输出时的扇出解：负载电流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。。。IILN个ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K≈1.1mA解得：NN≈3第21页/共41页2023/9/222ABCR1R2VCCB1B2T1T24K4K2.求高电平输出时的扇出要求保证输出高电平≥3V解：负载电流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。。。IIHN个ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2≥3VNN=25＝25第22页/共41页2023/9/223ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门的静态特性3.直流功耗P=ICC*VCC静态功耗：电路导通和截止时的功耗1.空载导通电源电流ICCL:2.空载截止电源电流ICCH:3.电路

平均静态功耗：4K4K第23页/共41页2023/9/224ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门的瞬态特性延迟时间下降时间存储时间上升时间Vit0Vit0t0t1t2t3t4t5td=t1-t0tf=t2-t1ts=t4-t3tr=t5-t4第24页/共41页2023/9/225

平均传输延迟时间tpd导通延迟时间tPHL

：输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间，截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间，平均传输延迟时间tpd：通常tPLH＞tPHL，tpd越小，电路的开关速度越高。输入信号VI输出信号V0返回第25页/共41页2023/9/226ABCR1R2VCCVOB1B2T1T2简易TTL与非门的缺点1.输入抗干扰能力小2.电路输出端负载能力弱3.IB2太小，导通延迟改善小四管单元与非门第26页/共41页2023/9/227简易TTL与非门的版图接触孔集电区基区发射区电阻电源线VCCVSS第27页/共41页2023/9/228

典型四管单元TTL与非门ABCR1R2VCCVOB1B2T1T2T3T5R3ABCR1R2VCCVOB1B2T1T2R5第28页/共41页2023/9/229

典型四管单元TTL与非门ABCR1R2VCCVOB1B2T1T2T3T5T2管使电路低电平噪声容限VNML提高了一个结压降，因此电路抗干扰能力增强。T3、T5构成推挽输出（又称图腾柱输出），使电路负载能力增强。T5基极驱动电流增大，电路导通延迟得到改善。ABCR1R2VCCVOB1B2T1T2电平移位作用R3R4180第29页/共41页2023/9/230ABCR1R2VCCVOB1B2T1T2两管单元TTL与非门

电路抗干扰能力小电路输出端负载能力弱

IB2小，导通延迟较大四管单元TTL与非门T2管的引入提高了抗干扰能力有源负载的引入提高了电路的负载能力ABCR1R2VCCVOB1B2T1T2T5第30页/共41页2023/9/231ABCR1R2VCCVOB1B2T1T2T5电路导通时，T2、T5饱和VO=VOL这时，T2管的集电极和输出之间的电位差为：VC2-VO=VCES2+VBES5-VCES5≈VBES5=0.8VT5和D不能同时导通D起了电平移位的作用R5T3第31页/共41页2023/9/232ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管构成达林顿管，T4管不会进入饱和区反向时T4管的基极有泄放电阻，使电路的平均延迟时间下降四管单元TTL与非门五管单元TTL与非门第32页/共41页2023/9/2335管单元TTL与非门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号第33页/共41页2023/9/234TTL与非门工作原理

输入端至少有一个接低电平0.3V3.6V3.6V1V3.6VT1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微饱和状态。T4：放大状态。电路输出高电平为：5V第34页/共41页2023/9/235

输入端全为高电平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此输出为逻辑低电平VOL=0.3V3.6V发射结反偏而集电极正偏.处于反向放大状态T2：饱和状态T3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：饱和状态，TTL与非门工作原理第35页/共