一种多路时间序列控制仪的研制

一种多路时间序列控制仪的研制

在外武器检测试验中，通常会配置多个测试设备来测试飞机的数量。为满足以上测试需求,有研究者研制了一款基于分立器件的预置延时12路时序控制仪为了解决上述问题,文中采用单片机配合FPGA芯片研制了一种20路时间序列控制仪,设计的仪器体积小,延时范围广,抗干扰能力强;设计的各延时通道可独立输出,也可以是任意通道的组合输出.利用本文设计的时序控制电路模块可根据具体使用需求扩展更多的延时通道.1时序控制功能模块设计的时序控制仪由主单片机控制电路、4块时序控制电路模块、输入、输出信号隔离电路和驱动电路组成,如图1所示.时序控制仪可单独工作(脱机模式),也可在计算机的控制下工作(联机模式).主单片机控制电路在脱机模式下控制整个仪器的工作状态;在联机模式下,接收主控计算机传输的延时时间数据和控制命令,并传送给相应的时序控制电路模块;各时序控制电路模块接收主单片机电路传输的控制命令,在脱机模式下直接读取通过面板输入的各路延时时间并进行显示,完成时序控制功能,输出延时时刻触发信号.为实现电路的模块化设计和可扩展性,对时序控制电路进行优化设计,将5路延时通道作为一个整体在一片时序控制电路模块中实现;输入隔离电路采用6N137光电耦合器实现触发信号与时序控制仪的电气隔离;输出信号隔离电路采用TLP521光耦实现时序控制电路和驱动电路的电气隔离;驱动电路将隔离后的延时时刻触发信号经过单稳态触发器整形为5ms宽度脉冲信号后进行驱动,并可根据用户需求输出各种类型的触发信号.时序控制仪的工作流程分为测试准备阶段和测试执行阶段.测试准备阶段获取各路延时时间并传输给相应的时序控制电路模块中,等待输入触发信号;测试执行阶段实现各路的时序控制,接收到输入触发信号后,时序控制电路按照预定延时时间进行延时,待延时结束后输出延时时刻触发信号.设计的时序控制仪可实现20路独立延时时刻触发信号输出,每路可实现0～10s范围延时,计时时钟频率为10MHz,考虑到信号传输过程中的延迟,仪器的延时误差优于2μs.各延时通道可输出信号宽度为5ms的12V正、负脉冲信号,驱动电流达4A,同时可控制电磁继电器的控制线圈实现外部连线的通-断和断-通等机械连接形式的变换.设计的仪器还可用于战斗部静爆试验中,利用其中一个通道在0时刻引爆战斗部,并以起爆信号作为输入触发信号,触发其余通道进行延时,输出延时时刻触发信号.2序态电路模块的设计2.1fpga内部逻辑时序控制电路模块主要由从单片机、FPGA、电平转换电路、时间置入和显示电路组成,如图2所示.其中从单片机为STC89S52单片机,控制整个时序控制电路的工作流程和延时控制逻辑的工作时序,在地址命令的控制下将延时时间通过数据总线依次传输给FPGA中的各路数据锁存器,FPGA采用ALTERA公司的EP1C6Q240C8芯片;FPGA内部逻辑由五路时序控制逻辑和地址译码逻辑组成,其中每路时序控制逻辑包括时间锁存逻辑,32位计数器和脉宽调整逻辑.地址译码逻辑由74373和相应的解码器组成,控制FPGA内部逻辑的工作时序.在地址命令的控制下,将各路数据锁存器中的延时数据依次传送给相应计数器的数据输入端;脉宽调整逻辑将延时时刻触发脉冲宽度为调整为20μs的脉冲信号,输出给外部的信号隔离电路;电平转换电路实现单片机与FPGA间传输数据的电平转换;时间置入和显示单元实现五路延时时间的输入和显示.为简化系统,采用一个五档位拨段开关配合1路时间置入电路和1路时间显示电路,实现五路延时时间的依次输入和显示.2.2位自适应控制模块计数时序逻辑是整个时序控制逻辑的核心部分,由计数锁存逻辑、32位可预置计数器和触发信号输入逻辑组成,用于实现延时信号的输出,计数时序逻辑原理图如图3所示.图3中,U1、U2、U3和U4为8位锁存器,构成32位数据锁存逻辑,实现单片机与32位计数器的数据交换,并在地址命令作用下将延时时间装载到计数器的数据输入端;U5为LPM_COUNTER生成的32位可预置计数器,实现延时信号的输出;触发信号输入逻辑组合逻辑组成,产生计数使能信号.触发信号到来时,U5开始进行减计数,减到0时,COUT端输出延时脉冲OUT0,该信号前沿代表了触发信号的输出时刻.利用QuartusⅡ软件的自带的仿真功能对计数时序逻辑进行时序仿真,其时序仿真如图4所示,预设延时数据为55,则对应的延时时间为5.5μs,仿真后触发信号的上升沿和延时信号的上升沿的间隔为5.5μs,与设定值相符.2.3脉宽调整逻辑脉宽调整逻辑由固定宽度脉冲生成电路和时钟同步电路组成.用于产生固定宽度的脉冲,作为逻辑电路的最终输出,经驱动电路驱动后,直接触发测试设备工作.脉宽调整逻辑原理如图5所示.图5中,U10为8位加法计数器,计数常数设置为200.当输入信号到来时,U13的Q端跳变为高电平,U10开始加计数;当计数到200时,COUT输出一脉冲信号,该信号经U11后对U10和U13清0,U13的Q端由高变为低,也即该点输出的脉冲宽度为20μs,该信号即为延时时刻触发信号经OUT管脚输出.为防止产生竞争冒险3工作时序控制单片机程序分为主单片机程序和从单片机程序.主单片机程序在单机模式下扫描面板状态,控制整个时序控制仪的工作状态;在联机模式下,受主控计算机控制,读取20路延时时间,依次按照预定时序依次传送给4个从单片机.首先主单片机初始化,然后判断时序控制仪是否处于联机模式,如果处于联机模式,则主单片机进行串口初始化,并接收PC机传送的20路延时时间,然后在地址命令的控制下将延时时间送给各从单片机;如果不是联机模式,则主单片机读取面板状态,将控制命令传送给4路从单片机,并显示相应的状态.从单片机程序实现对逻辑电路工作时序的控制.包括通过数据总线获取延时时间,将延时时间置入逻辑电路中计数器的数据输入端.首先从单片机初始化,接收主单片机传送的控制命令,根据命令判断是否接收主单片机传送的延时数据,如果需要接收延时数据,判断主单片机发送地址是否为本机地址,若为本机地址,则接收5路延时时间,如果不是本机地址,则进行复位,从新接收主机命令;如果不接收主单片机传送的延时数据,从单片机读取面板上对应的拨码盘输入的延时数据4试验结果与分析4.1时序控制仪工作状态检测在实验室内对设计的时间序列控制仪进行实验验证,试验过程中采用手动触发模式产生输入触发信号,利用XGK-2002型电子测时仪测量输入触发信号与延时时刻触发信号之间的时间间隔,以检验延时时间与预先输入的延时值表1中理论值为输入的延时时间,实测值为测时仪实际测量的延时时间,通过比较两者的差值可判定时序控制仪工作状态.4.2误差主要来源分析表1数据,输入的理论延时时间与实际测量的延时时间基本一致,延时时刻触发信号输出时间偏差小于2μs,满足仪器现场使用中延时误差不大于5μs的技术指标要求,误差主要来源为:①输入触发信号在线路传输和电路中产生的延时;②延时时刻触发信号在电路中特别是驱动电路中产生的延时;③延时时刻触发信号在线路传输过程中产生的延时;④触发信号上升沿的不一致性产生延迟带来的影响.5设计延续板的应用1)采用MCU+可编程逻辑器件设计思想设计的多路时间序列控制仪,实现20路独立延时通道,每路可在0～10s范围内可调,延时误差优于2μs;可实现正负12V脉冲信号和机械形式的通-断、断-通信号输出.设计的20路延时通道可独立工作,也可几个通道组合使用;2)设计中采用模块化设计思想,既减