SOI电路可靠性筛选技术与失效机理研究

1绝缘体上硅（SOI）作为集成电路制造的一种新型材料，拥有较低的寄生电行进一步分析发现适当减少掺杂浓度、减薄栅氧化层厚度、增大可以得到抑制kink效应的最佳效果。于是提出以体接触和LDD为首的解决及优化方法。在分析寄生双极器件效应时发现浮体效应仍是主要因素，不过与kink效应不同的是且在全耗尽的薄SOI器件中栅氧的抗热载流子注入效应的能力2Abstract3 2）Kick效应的解决及优化方法 (3)通过其他工艺手段抑制浮体效应 寄生双极器件效应 1）寄生双极器件效应的产生原因和机理 （1）栅极电压 （2）漏端电压 （3）沟道长度和体接触 （2）减少载流少子寿命 （3）选择合适的硅膜厚度 （4）沟道区掺杂浓度的影响 （2）对漏源电流的影响 （3）对阈值电压的影响 （4）对载流子迁移率的影响 （5）对饱和速度的影响 方案一： 热载流子注入效应 1）SOI/MOSFET的热载流子种类与产生机理 2）热载流子效应的研究模型与方法 3）热载流子效应对阈值电压的影响 4）热载流子效应的优化与解决方法 辐射效应 391）辐射效应的产生机理及研究 392）抗辐射加固的几种方式 40 40 （3）场氧和侧壁氧化物 总结与展望 参考文献 1可靠性定义早期失效品，或为了选择具有一定特性(如长寿命)的产品而进行一种或几种的试验。通损(老化)而不断发生失效所致。显然，如果把早期失效产品剔除掉，就使产品2因此为了尽量减少这种早期失效现象的发生，通常需要进行一系列可靠性筛可靠性筛选试验表0各种筛选技术比较序号筛选方法拟筛的缺陷效果费用备注1老炼和环境应力试验金属化、硅块、氧化物、污染反向和沟道、设计、参数漂移极好高2温度循环试验封装、密封、热失配、衬底、龟裂、芯片键合、引线键合很好低对采用铝引线的元器件最有效3密封试验封装、密封很好较高4目检或镜检引线、金属化、氧化物、污染微粒子、芯片键合、引线键合、腐蚀、衬底好低~中等高可靠元件必做项目5辐照试验芯片键合、引线(金)、微粒子、制造缺陷、密封、封装、污染好中等可在芯片封装后检查键合质量，但对硅、铝费用较高6恒定加速度试验引线、芯片键合、引好较高3线键合、衬底龟裂7高温贮存试验电气稳定性、金属化、硅块、腐蚀一般低对新研器件效果较好可靠性筛选的特点：(1)对于不存在缺陷而性能良好的产品来说是一种非破坏性试验，而对于有潜在缺陷的产品来说应能诱发其失效。对于具有潜在缺陷的产品，采用一般测试方法不能把它们剔除出来，只有对它们施加某种应力，使这些潜在缺陷被激活并导致产品失效，才能剔除掉。(2)筛选要对百分之百的产品进行，筛选等级是根据对产品的寿命要求和产品的实际工作条件而定的。(3)筛选只能提高产品批的使用可靠性，而不能提高产品的固有可靠性。因为产品的固有可靠性是有设计、制造工艺和原材料性能所决定的，筛选并不能改善产品的设计、工艺和原材料的性能。筛选时通过剔除早期失效产品来提高产品的使用可靠性的。本文针对SOI电路的可靠性筛选技术主要介绍老炼和环境应力试验、高温贮老炼和环境应力试验：老炼和环境应力试验是通过向电子产品施加合理的环境应力和电应力，将其内部的潜在缺陷加速变成故障，并加以发现和排除的过程。老炼和环境应力筛选的效果主要取决于施加的环境应力、电应力水平和检测仪表的能力。施加应力的水平决定了能否将潜在的缺陷暴露为故障及其暴露的速度，检测能力的大小决定了能否将暴露出来的缺陷找到并准确排除。按照预定的方案给产品施加恒定温度应力(高温)后连续加电工作一段时间，当发生故障时迅速排除，接着继续试验到方案终结为止，并以发生故障的次数与老炼产品的数量之比来判决该批产品是否可以出厂。环境应力筛选时近十多年内才成熟应用的工艺方法，又分为常规筛选和定量环境应力筛选。常规筛选与老炼方法类似，因此有人统称为老炼筛选。定量环境452.失效机理研究Kink效应“kink"效应是指SOIMOSFET的沟道漏极电流和沟道漏极电压的非饱和特构中一种特有的寄生效应。这一现象在漏电压高于某个值时便会发生，并在N位升高，体-源结形成正向偏置。体电位的增加降低了器件的阈值电压。随着漏6电压的增加，阈值电压的减小，因而导致漏电流的增加。表现在器件的电流输出特性上，便发生了特性曲线向上弯曲的现象一即称之为“kink”效应。基于图1.2进行数学建模分析在漏极电压未达到V,漏端耗尽区电场未强到产生碰撞电流时，只考虑衬底-漏PN结之间的反向产生电流3]:当衬底电势达到一定值V使得进入衬底的空穴数和衬底一源正偏而注入源7式中N为衬底掺杂浓度，D及T分别为电子扩散系数及寿命。当I=I成立时，使衬底电势升至某一定值，进入和流出衬底的空穴相等，DSCHtI为衬底正偏时的NMOS管沟道电流，I为横向寄生晶体管的集电极电流：布，则有考虑到沟道耗尽区的存在，近似将其看作中性区域，则上式应该再加上一项α(LN/2)eqV,/2KT,系数α表明衬底没有全耗尽α>1。后面的模拟结果表明该厚度的立方根成正比，即l。当V达到一定值时，有8由于SOI硅膜没有完全耗尽，其电流模型采用类似于体硅MOS的公式[5。公式(1-3),(1-4)及(1-9)即给出非全耗尽SOI/NMOS晶体管的电流-电压解析模型，其中I,由达到一定值的V据公式(1-7)的条件用迭代方法反复迭代在运用上述解析模型进行计算时，考虑了掺杂浓度对空穴寿命的影响，T可表示为同时考虑电子迁移率受电场的影响，即有图1.2给出在不同栅极电压下电流曲线模拟与实验结果的比较NMOS管的衬底掺杂浓度为,沟道宽长比W/L=50/1.85SOI硅膜厚度为0.2μm,栅氧化层厚度为20nm6]。9图1.2由图可见在线性区和饱和区未发生kink效应时，模拟与实测结果符合很好，说明在线性区就考虑源-衬底正偏是可取的。在发生kink效应后出现偏差是由于我们采用了Y.P.Tsividis所提出的半经验I-V模型而引起的，但转折电压与实际是相符的。图1.2还显示，随着V的增大，转折电压V随之上升。这是由于KV上升时，漏端夹断电压V也增大，需更大的V才能使夹断区电场强度达到产生碰撞电离电流。图1.4给出在不同栅极电压下浮置衬底的电势V与V的关系。当V增大这与图1.2显示的V增大相一致。对于同一器件，不同栅压下浮置衬底的电势K最终随V增大趋于某一定值，约为0.7V。图1.5给出衬底掺杂浓度对电流-电压特性曲线的影响。由图可见掺杂浓度较低时电流较大，产生kink效应的电压V也上升。这是由于掺杂浓度的下降使KV增大，因而V增大。图1.5中的器件栅极电压为2V,其他参数同图1.2。图1.5图1.6给出不同沟道长度下I-V曲线的模拟结果。可以看出，沟道长度L对产生kink效应的转折电压V影响不大。但在L较小时，产生kink效应后，电K流曲线的扭曲程度更为严重，电流上升趋势更快。这是由于kink效应来源于漏端夹断区高场产生的电子-空穴对中的空穴积累于衬底，与沟道长度无关。但L较小时，横向寄生管效应更加明显，因而电流曲线上升更快。图1.6图1.7给出不同栅氧化层厚度下浮置衬底的电势V与V的关系。总的影响是使E下降，产生kink效应的转折电压略升高。m图1.7由上述分析可得在设计器件结构、工艺参数及选择工作条件时适当减少掺杂浓度、减薄栅氧化层厚度、增大V可以得到抑制kink效应的最首先可以通过体接触抑制浮体效应[7]。常见的实现体接触的器件结构有BTS(BodyTiedtoSour结构，T型栅结构和H型栅结构(图1.7)。采用这几种器件结构，可在一定程度上抑制浮体效应但是，体接触的效果还与接触位置、器件的尺寸和工艺有关一般认为，当体接触点到沟道区的某位置间的串联电阻大于100k2时[8,体接触就无法很好地抑制浮体效应。SOI工艺中，阱电阻一般在10~15kQ/□,所以，设计器件时必须使沟道区的某点到它最近体接触点间的方块电阻不能大于10kQ/□否则，体接触就达不到应有的效果。(b)T型栅结构(c)H型栅结构图1.7BTS,T型栅和H型栅器件结构图1.8给出了不同宽长比的T型栅MOSFET在体接源的情况下的输出特性曲(b)W/L=6/1.2Drainvoltage/V杂质浓度的分布决定电场的分布，即杂质浓度分布的改变影响了沟道电场的分布。图1.10(a)是3种掺杂浓度下沿沟道方向漏极附近的杂质浓度分布，零点选在器件长度方向的中点。电场最大值的大小决定了kink效应的大小，图1.10计算结果也表明，在掺杂浓度为4×10cm-2时电场峰值最大，kink效应的影响也最大，掺杂浓度为1×10cm时电场峰值最小，kink效应的影响也最小，和图1.9的结论一致。其他参数不变，改变LDD掺杂时的离子注入能量，它对kink效应的影响如图1.11(a)所示(-3V,Vd-15V)。掺杂能量为80keV时曲线的翘曲度最大，电流的相对增量为3.81,器件受KINK效应的影响也最大；掺杂能量为100keV时次之，电流相对增量为2.61;掺杂能量为120keV时曲线翘曲度最小，电流的相对增量也最小，为2.12,器件受kink效应的影响也最小。图1.11(b)显示了离子注入能量与电流相对增量的关系，即随着离子注入能量的增加，kink效应的影响变小，这与图7(a)的结论符合。图1.103种掺杂剂量下杂质和电场分布。图1.11离子注入能量不同时器件的输出特性曲线和电流相对增量图。利用金属硅化物与P型硅区，能够形成导通电压只有0.2~0.3V的肖特基体寄生双极器件效应N图2.1SOIH型栅NMOSFET版面图和剖面图沟道长度和体接触等有关。各种电流成分在SOIMOSFET处于不同工作区时对输出电流的贡献太小是不同的．器件工作于线性区时由于相对较小，各种寄生电流都很小，漏端输出电流，主要受MOSFET的沟道电流，控制进入饱和区后，表面碰撞离化产生的电流首先BJT效应的物理本质.表面反型形成沟道，这时由于基区空穴浓度降低使寄生NPN管的电流放大倍数(2)漏端电压图2.3显示了宽长比为4.0/0.5的SOIH型栅NMOSFET在背栅与源端电压管的输出特性，在漏源电压vds-小于4V时，寄生NPN管的电流放电倍数pp(Id/Ib)小于1,但随着Vds增大到5V,体漏体结的耗尽区向源区扩展，使中性体区的宽度(即寄生NPN管的基区宽度)减值，可见漏源电压Vds出对寄生NPN管的电流放大倍数p有很大的影响。图2.3SOIH型栅NMOSFET寄生NPN管的输出特性(3)沟道长度和体接触SOIH型栅NMOSFET寄生NPN管的触发还与沟道长度和体接触有关。图2.4显示了沟道宽度为4.0um、沟道长度分别为0.5um和0.8um的SOIH型栅NMOSFET在体接触和浮体情况下的寄生NPN管触发情况。对于有体接触的情况，在VdI=5V的情况下，沟道长度为0.5um和0.8um的NMOSFE均没有出现反常的亚阈值斜率，即寄生的NPN管没有触发。当两个NMOSFET体浮置时，在Vds=5V的情况下，两个NMOSFET都出现了反常的亚阚值斜率，即漏端电流在某个栅压下(往往对应于NMoSFET的弱反型区)出现突然增大的现象。但两个NMOSFET的寄生NPN触发情况又存在差异，主要表现在沟道长度为0.5um的NMOSFET在寄生NPN管触发后，随着栅上的电压降低，漏端电流下降曲而沟道长度为0.8um的NMOSFET在栅压降低时的漏端电流曲线和栅压增加时的漏端电流曲线基本重合。出现这种类似“磁滞回线”现象，主要是触发后的NPN管形成体内由源端到漏端的电子电流，这时的漏端电流是由NMoSFET的表面沟道电流和体内寄生的NPN管集电极电流组成，在Vgs降低中，表面沟道电流虽然减降的原因。如果在Vgs降低到0V时，仍不能使触发的寄生NPN管截止，就出现了NMOSFET无法关断的情况，即出现单管闭锁，这在电路中是非常危险的，轻则会导致电路的抗单粒子和抗瞬态辐射能力的降低，重则会引起电流常态功能的紊乱，因此，应用中必须要十分慎重，要防止单管闭锁效应的发生。图2.4寄生NPN管的触发与沟道长度和体接触的关系锁对电路的危害甚大，使器件不能正常工作，是SOI技术进入CMOS应用领域的工艺改善体接触效果和设计上采用保守的版图结构对抑制寄生双极效应是非常关键的。降低寄生双极器件的放大倍数pp值是抑制寄生双极效应的另一手件的沟道长度等方法来实现。但增加器件沟道区的掺杂浓度同时会使MOS器件的如何降低SOIMOSFET的BJT效应展开讨论。LDD&LDS.LDD&LDS.图2.5不同源漏掺杂浓度下的I-V特性曲线生双极型效应，但这种结构会影响器件的输出驱动能力，针对这一缺点，Yamaguch提出了栅过覆盖的DD结构14,这种结构可以有效地降低漏端电场和图2.6LDD结构图2.7是体区少子寿命变化对应的SOIMOSFET输出特性曲线，少荷复合能力增强,表现为寄生双极晶体管基极电流的增大和共基极电流增益的于纵向电场的减弱，载流子迁移率有较大的提高。但研究却发现，过薄的SOI图2.8硅膜厚度不同时器件的极性晶体管效应。但是进入亚微米一深亚微米领域后，DIBL(DrainIn—图29沟道掺杂浓度不同时器件的输出种性222普通SiO还要低。这样器件工作时硅膜有源区内产生的2并且通常的芯片封装采用真空或负压气体密封，使得从表面散热也变得困难起度过高，电特性恶化，进而产生自加热效应。膜SOI器件，在硅膜中热传导是较快的，可以假设T在器件中是均匀的，与器件功耗呈线性关系，通常采用的温升模型[6可表示为：当外界环境温度发生变化时，无论是N管还是P管，输出漏源电流均随温度的升高而下降，在高栅压高漏压情况下这种电流的减小尤为明显。当T=300K、IVl=1V、IVl=2.5V时，I为188.4μA.52μA,而T=600K、I要原因是器件的自加热效应。(4)对载流子迁移率的影响上述近似中，,而且假设温度对E的影响可以忽略。E的影响在室温迁移率μ中可以反映出来(5)对饱和速度的影响器件工作温度的升高(从300K上升到600K,即从27oC上升到327C),源漏电3)自加热效应的优化与解决方法图3.2给出了不同埋氧层厚度下N沟SOIMOSFET内硅膜底部的晶格温度分图3.2不同埋氧层厚度下N沟SOIMOSFET内部硅膜底部的晶格温度分布情况可以观察到，无论环境温度为300K还是500K,随着埋氧层厚度的减小，增大。以P沟MOSFETs为例，在SOI-CMOS工艺中其衬底通常接地，使得其体/95E₁En所以以AlN取代SiO或SiN用作SOI的埋层可以显著降低器件沟道内部的自加7～7.5、8.9，在实际制作器件进行膜层厚度折算时，可根据它们的小按等效电容的大小进行膜厚度的折算。如对于SiO和SiN的复合膜层，按等层折算成SiO层厚度和单一SiO埋层厚度相比，该复合膜层厚度等效于在减小，加上采用了比SiO热导率高的材料作为埋层，双重作用使得埋层散热的能力在22这种结构因埋层结构的开口且填充为AlN,其热传导性最好，几种材料中其介电常数最大，且高温时变化不大。若保持A1N和单一埋层Si0厚度一样，把A1N厚度根据等效电容折算成Si0后，等效埋层厚度最小，双重作用使聚积在源区的空穴和聚积热可以通过埋层向硅衬底更好地泄放，消除了自加热效应。热载流子注入效应当器件处于饱和状态，在沟道夹段点和漏结之间形成相当强的电场，电子在高场区获得足够的能量成为热电子，其中一部分可以注入到氧化层中，从而使硅/二氧化硅界面受到破坏，当热电子数目较多时可以测到栅电流的存在。高能电子也可以通过碰撞电离产生电子-空穴对，一部分空穴也可以注入到氧化层中形成空穴电流并使这些载流子注入到栅氧化层和隔离氧化层中，使发射极边缘的氧化层退化。并使SOI器件的阈值电压发生变化结果就是电流增益下降，从而限制了电路的性能。由于全耗尽SOI与部分耗尽SOI的热载流子效应略有差别，在此首先介绍这两depleted),其中全耗尽型是耗尽层占据了全部衬底而部分耗尽型则是占据部分衬底，两种结构的图示如下： 图4.2部分耗尽型(Partiallydepleted)结构示意图漏端雪崩热载流子(DAHC-DrainAvalancheHotCarrier),和二次产生热电子特别是在低温下(77K)更是如此，器件在低温工作时，俘获电子的影响变大，图4.3热沟道载流子附近的电场变得非常高。由源极流出的电子通过这一强电场区域时成为热电子二次产生热电子(SGHE-SecondarilyGeneratedHot-Electron)注入是由二次碰撞电离产生的少子或Bremsstrahlung辐射所致，在漏极附近高电场区产生光子，诱发了电子-空穴对产生过程，在漏对小尺寸MOS器件它将产生可靠性问题。2)热载流子效应的研究模型与方法早期的测量认为部分耗尽的厚膜SOI/NMOSFET器件栅氧的热载流子退化特性与体硅晶体管类似，这是由于这两种晶体管都存在衬底，而在全耗尽的薄SOI器件中的热载流子效应要更加复杂一些。首先，我们来研究通用的栅注入注入电流公式22栅注入电流事实上不等于注入电流，特别是在SOI器件中，注入会进入两个氧化层，但是栅电流与所有的注入电流是成正比的，我们可以用栅电流的变化趋势来对注入电流的变化趋势进行分析；由于热载流子注入发生在器件漏结附近的一个较小的区域内，我们的注入电流和栅电流模型也主要是考虑在这一小以沟道方向为x方向，垂直于沟道方向为y方向，则n沟SOI/MOSFET’s热载流子注入电流可表示为:IZE2C3q2Wm*vh图4.5器件沟道前表面横向8—x-Ts=0.18—x—Tsi=0.054漏漏两者进行综合，可得出注入电流随硅层厚度变化情况首先是当硅层减薄，沟道前表面漏结处载流子浓度大幅度降底(近4个数量级),从而使得电子浓度在这一阶段(图4.7I区)是决定热载流子电流的主要因素。其次是随着硅层减薄，沟道漏结处载流子浓度的斜率减小，夹断区载流子浓度最小值移动，从而使器件热载流子电流又开始增大(图4.7Ⅲ区)。在这两种情况中间，存在着一段区域，这时热载流子效应达到最小值，而且对硅层厚度的变化不敏感(图4.7Ⅱ区),这个区域应是薄层短沟道SOI器件最佳硅层厚度。3)热载流子效应对阈值电压的影响以上的定量分析大致可以精确的描述出SOI中的热载流子注入的具体情况，但是耦合效应会对器件的特性产生影响，特别是薄层结构的全耗尽SOI来说，耦合效应的影响更加明显，其原因是：在全耗尽SOIMOSFET器件中耗尽层不随栅偏边的沟道特性会随着另一边栅偏压的改变而改变。而在注入过程中栅氧和埋氧同时发生离子注入，并且由于埋氧的制作工艺的原因(在硅衬底中注入氧),使得埋氧层通常是富硅的，因此形成了高浓度的电子陷阱，这使埋氧层更容易被氧离子注入，这样会影响背沟的参数再通过耦合作用影响CMOS电路的性能。埋氧的离子注入产生了背栅的退化，而其退化机理有两种：最初是已存在的的耦合退化机理与缺陷的产生有关。在全耗尽SOIMOSFET中，主要的耦合机理是局部缺陷的产生对另一边沟道特性的影响，即由于背栅产生局部缺陷，从而在背沟界面产生界面态的变化，界面态的变化必然会导致沟道中的费米能级发生变化，从而使沟道中的载流子的数目发生变化，因此对于阈值电压的影响是不能忽略的，于是在前沟中会产生器件的阈值电压发生漂移。为研究耦合效应对器件的影响，可以在背栅加上大的负电压[24],使背沟上蔽这种由于背栅产生缺陷而造成的耦合效应，这样一来，虽然界面态的变化会使载流子的浓度发生变化，但与积累的载流子浓度比较而言已经微不足道了，以下是与没有加背栅负电压而具有耦合现象的SOIMOSFET阈值电压变化比较图：4)热载流子效应的优化与解决方法要减少SOI/MOSFET的沟道热载流子效应，需要在器件的参数设计和制造工艺首先，由之前图4.7的分析可知，在Si膜的厚度变化过程当中，存在着一段区域，这时热载流子效应达到最小值，而且对硅层厚度的变化不敏感(图4.7Ⅱ区),因此在设计SOI/MOSFET时应该尽量将Si膜的厚度控制在这一区域，另外根据一系列的研究，在这个硅层范围内，热载流子效应随着掺杂浓度的变化而变化的趋势也会得到显著的抑制。其次，目前的埋氧层的制作方式是用高能量的氧离子注入硅片，然后在高温这种工艺产生的埋氧只有在SiO与Si的界面处存在缺陷，从而很好的抑制2了热载流子注入到埋氧之中。辐射效应是总剂量辐射效应方面的研究。由于SOI器件具有多个易受辐射影响的绝缘氧化感生氧化层电荷之间具有一定的耦合[26]，阈值电压漂移更为明显。漫之栅p-漫之栅p-SiN④×研+埋氧NNp-Si2)抗辐射加固的几种方式(1)栅氧TVqN面处俘获的电荷对影响器件性能作用不大，因此栅氧层加固可以使用薄栅物陷阱电荷和界面态显著减少；另外降低氧注入剂量和进行氮注入也是一种源漏多晶硅棚场氧p-型体区场氧埋氧层硅衬底(3)场氧和侧壁氧化物总结与展望参考文献[2]黄云,恩云飞,杨丹.混合电路贮存可靠性及评价方法[J].微电子学,2007,37(2):173-176.[3]Muller,R.S.,Kamins,T.I.,Chan,M.&Ko,P.K.(1986).Deviceelectronicsforintegratedcircuits.