CMOS运算放大器报告

集成电路设计实验报告CMOS运算放大器设计班级11电子A班姓名葛坤学号1115102016教师程梦璋华侨大学电子工程系目录TOC\o"1-5"\h\z一、运算放大器1二、电路结构分析22.1、小信号等效电路22.2、直流开环电压增益22.3、输入输出电压传输方程32.4、电路的零极点42.5、小信号带宽42.6、共模抑制比5三、电路参数设计53.1、运算放大器的手工计算53.2、验证手工计算的运放主要参数7四、仿真结果与分析81、运放的输入失调电压仿真92、运放的共模输入范围103、运放的输出电压摆幅特性104、运放的小信号相频和幅频特性115、运放的静态功耗136、运放的转换速率分析137、运放的共模抑制比分析148、运放的电源电压抑制比分析149、运放各器件仿真结果和手算结果对比15#7、运放的共模抑制比分析运放的共模抑制比是测试运放对共模信号的抑制能力。仿真方法是在运放的开环状态下，在运放的同相和反相输入端同时加入一个幅度为IV的交流小信号源，对电路进行交流小信号分析，仿真结果如图4.7所示。从仿真结果可得，运放的低频共模电压增益为0.521dB。因为运放的共模抑制比（dB为单位）等于其差模电压增益（dB）减去共模电压增益（dB）,差模电压增益是82.9dB，所以运放的共模抑制比近似为82.38dB，大于运放的指标要求值。图4.7、运放的共模抑制比分析8、运放的电源电压抑制比分析运放的电源电压抑制比是测试运放的抗电源电压波动或噪声能力。仿真运放的电源抑制比的方法：将运放接成单位增益结构，运放的正输入端设置2.5V的直流电压，在5V的运放供电电源串联一个1V的交流小信号源。通过交流小信号分析得到运放的电源抑制比特性曲线如图4.8所示，所以运放的电源抑制比为82.5dB，满足指标的要求。

冒小黠BEi®0Label[ExpressionsndB20(VFC7out"))|.S8E3|-82.5dB-20-30'40oO56-s0A80-90-F10°101102io2io4freq(Hz)IO5IO5Zill■■■lllll■■IIH■Si»107108冒小黠BEi®0Label[ExpressionsndB20(VFC7out"))|.S8E3|-82.5dB-20-30'40oO56-s0A80-90-F10°101102io2io4freq(Hz)IO5IO5Zill■■■lllll■■IIH■Si»107108[cadence]图4.8、运放的电源抑制比分析9、运放各器件仿真结果和手算结果对比运放的各个器件的仿真结果和手算结果对比见表4.9。可以看出每个器件的长宽比都有一些不同，这是因为运放的手工计算只是一种估算，是忽略了晶体管的很多高阶效应的近似结果，因此，版图设计要用仿真确定的参数值。表4.9、运放设计的仿真结果和手算结果对比器件宽长比手算估算值仿真W(um)仿真L（um）仿真确定值(WL)1和（W/L）2183.612001.5133.33(WL)3和（W/L）415.46301.520（W/L）566.1566.15166.15（W/L）6103.36116・51.577.67（W/L）748.3172.51.548.33（W/L）8和（W/L）96.62351.523.33（W/