电子科技大学微机原理大题(含答案)

#/24量小，对用户透明。（3）第三级主存：容量大、速度相对Cache较慢，通常用于存放运行的程序和数据。（4）第四级辅存：容量巨大，可读可写，单位存储成本最低，且可以脱机保存信息。DRAM为何要刷新？如何刷新？答:因为DRAM是利用电容存储电荷的原理来保存信息的，而电容会逐渐放电，所以DARM要刷新。可以通过对DRAM不断进行“读出和回写”，以使释放的电荷得到补充，来完成刷新。刷新周期一般为ms量级，即需要在毫秒量级对DRAM的全部存储单元“读出和回写”一遍。设某系统地址总线宽度为20位，数据总线宽度为8位。现采用8Kx4芯片实现32KB存储器，要求其地址空间连续，且该扩展存储器的地址从OBO000H开始。（1）需要多少片芯片？分几组？（2）片内地址线需要多少位？应该用哪种片选方式？多少位高位地址线？以表格方式描述每组芯片的地址范围。（3）画出系统硬件连接图。答：1•需8片芯片，分4组2•片内地址线13位（血-坷2），使用全译码，地址线（儿3，£4）用作片选，高位5根地址线作译码器使能信号A19—A15A14—A13A12—A0地址范围101100000000H—1FFFH1组：0B0000H-0B1FFFH101100100000H—1FFFH2组：0B2000H-0B3FFFH101101000000H—1FFFH3组：0B4000H-0B5FFFH101101100000H—1FFFH4组：0B6000H-0B7FFFH3-8译码器和8255APA0825SAPB?PA7PBGPA0825SAPB?PA7PBG■国中74LS138的作用逢什么？它在什么条艸下才堰正埒二吃；写出图中8255的端口地址绘出8255的工作方貳控制字’③试给出流程或伪码，卖现下述功能：当某个开关闭合吋*險童垃的LED点亮'当某个开关断开时・相应便的LED焜疋"5-（井汕分）目产阻一8255的片冼忖号一；n酗氐电平，仲当闻中的赴丸At内備主亞，A庠七分〉k分别为：228IK229M、22AH，22BH4目产阻一8255的片冼忖号一；n酗氐电平，仲当闻中的赴丸At内備主亞，A庠七分〉k分别为：228IK229M、22AH，22BH4定.®6255的工作方式捧制字CA口方式JJ逋B口方共』魏出）应知fjMIXOOX'?OJP（3井】T>可能的伪玛如下£英却分〕初阳化82列，向控制口（22BH）岌送方式控削壬巴乩回上口1229H3握出;艾厂堰灭所有［ED<3分〉:述丸口（22SHJ的开关以恋，拌鬲放到痔存器兰中竜寄存黠鱼中的宇节超迪氐轉后输出理$口d氓H）祖廿）Note:答案最后，寄存器R中的字节不需要按位取反。简述高速缓存技术和虚拟存储器技术的异同。答:相同点:以存储器访问的局部性原理为基础；采用的调度策略类似，对用户都是透明的。不同点:划分信息块的长度不同；Cache技术由硬件实现，而虚拟存储器由OS的存储管理软件辅助硬件实现。第六章输入输出接口为什么需要接口？答：首先，CPU与外设的信号不兼容，在信号类型、功能定义、逻辑定义和时序关系上都不一致。其次，两者的工作速度不匹配，CPU速度高，外设速度低。最后，数据传输方式不同，有串行、并行之分。因此，外设不能直接与CPU相连，必须经过中间I/O接口电路。处理器端口编址方式有哪两种？试比较两种方式的优缺点？独立编址优点：系统视端口和存储单元为不同的对象，系统中存储单元和IO端口的数量可达最大。缺点：需专门信号来指定系统地址线上出现的是端口地址还是存储器地址，端口操作指令比较单一。统一编制优点：将端口看作存储单元，仅以地址范围的不同来区分两者，对端口和存储单元的操作完全一样，端口操作指令种类较多。缺点：CPU对存储单元和IO端口的实际寻址空间小于其最大寻址空间。试比较几种数据控制传输方式的优缺点优点缺点无条件当外设数据变化缓慢时，可认为外设始终处于就绪状态，CPU可无条件读写数据。无法保证数据总是有效，适用面窄。条件查询CPU先查询外设状态，直到传输条件允许时，才向外设传输数据。这解决了CPU与外设之间的同步问题，避免了对端口的“盲读”、“盲写”，可靠性高CPU利用率低，低优先级外设可能无法及时得到服务。中断当产生中断时，CPU转而执行中断服务子程序，随后返回。CPU利用率高，且具有实时性。中断服务需要保护断点，占用存储空间，降低速度。DMA数据不通过CPU,而由DMAC直接完成存储单元或IO端口之间的数据传输。大批量数据传输速度极快。接口电路复杂，硬件开销大。为什么存储器可以直接挂接在微处理器的三总线上？答：首先，存储器是用来保存信息的，功能、传送方式单一，一次传送一个或多个字节。其次，存储器类型有限，只有只读和可读可写类型。再次，存储器的访问速度基本可与CPU工作速度相匹配。为什么接口电路的输入需要缓冲器，而输出需要锁存器？答：由于外设的工作速度通常比CPU的工作速度慢得多。所以，当输入时，就需要缓冲器保存来自外设的数据，然后一次性传输给CPU；当输出时，就需要锁存器锁住总线上来自CPU的数据，以匹配外设和CPU的工作速度。简述CPU以査询方式向打印机传送一次数据的基本过程，并说明优缺点。答：数据输出过程如下：CPU读取打印机接口中的状态寄存器，检查打印机当前是否空闲，不空闲则反复查询。若打印机空闲，则CPU将数据写入数据端口，同时产生输出选通信号，并置打印机为忙状态。打印机取走数据，并回复ACK响应信号和清除打印机忙状态。条件查询控制方式是一种CPU主动，外设被动的I/O操作方式。它很好地解决了CPU与外设之间的同步问题，避免了对端口进行“盲读”“盲写”，数据传输可靠性高。缺点是CPU工作效率低，I/O响应速度慢。形成中断嵌套的必备条件有哪些？答：(1)正处于某个中断服务子程序中，且总中断开放。新中断的优先级更高，同级或低级均不能嵌套。所有中断服务子程序都必须有保护现场、恢复现场的指令。每个中断服务程序末尾通过IRET指令以示结束，从而返回中断地址处。DMA和中断的区别？DMA方式直接依靠硬件实现单纯的数据传送，不运行程序，不能处理较复杂的事件，不能完全取代中断方式。当某事件处理不是单纯的数据传送时，还须采用中断方式。当DMA方式传送完一批数据后，常采用中断方式通知CPU结束处理。DMA具有哪些特点？可在I/O设备和存储器之间直接传送数据；传送时，源和目的均直接由硬件指定；传输的数据块长度需要指定，计数由硬件自动进行；在数据传输完成后，一般通过中断通知CPU进行后续处理；一般用于高速大批量数据传输；常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？答：软件杳询：方法简单，实现容易，效率低。硬件排序：占用硬件资源，效率较高。中断控制芯片：成本较咼，效率较咼。第七章ARM微处理器编程模型ARM有几种运行模式？如何区别？答：七种运行模式：用户模式(usr)：ARM处理器正常的程序执行状态快速中断模式fiq)：处理高速中断，用于高速数据传输或通道处理外部中断模式(irq):用于普通的中断处理系统模式：运行特权级的操作系统任务管理模式(svc):操作系统使用的保护模式，系统复位后的默认模式中止模式(abt):数据或指令预取中止时进入该模式未定义模式(und)：处理未定义指令，用于支持硬件协处理器的软件仿真区分：处理器通过CPSR寄存器中的M4-M0位来指示不同的运行模式。通用寄存器中PC、CPSR、SPSR的作用各是什么？答：pc：用于保存处理器要取的下一条指令的地址。CPSR:保存条件标志位、中断禁止位、当前处理器模式标志及其他的控制、状态位。SPSR:当异常发生时，SPSR用于保存CPSR的当前值；当从异常退出时，可用SPSR来恢复CPSR。ARM处理器的工作状态有哪两种？这两种状态如何转换？答：ARM状态：处理器执行32位的字对齐的ARM指令Thumb状态：处理器执行16位的半字对齐的Thumb指令进入Thumb状态:当操作数寄存器的状态位（最低位）为1时，执行BX指令进入Thumb状态。如果处理器在Thumb状态时发生异常，则异常处理返回时自动切换到Thumb状态。进入ARM状态：当操作数寄存器的状态位为0时，执行BX指令进入ARM状态。处理器进行异常处理时，把PC的值放入异常处理模式的LR寄存器中，从异常向量地址开始执行程序，系统自动进入ARM状态。哪些特征是ARM和其他RISC体系结构所共有的？1）Load/Store体系结构。在这类机器中，操作数和运算结果不能直接从主存中存取，而必须通过寄存器进行中转。由于寄存器与运算器之间的数据传输速度远高于主存与运算器之间的数据传输速度，故这种体系结构有助于提高计算机整体的运行速度。2）采用固定长度的精简指令集。这使得机器译码更容易，可直接通过硬件完成指令的解析。与CISC相比，虽然RISC需要更多的指令来完成相同的任务，但采用硬件直接译码的速度却远高于采用微码方式译码。通过Cache技术，采用固定长度的RISC机器可以获得更高的性能。3）三地址指令格式。除了除法指令外,ARM的大部分数据处理指令采用三地址指令，即在指令中包含了目的操作数，源操作数和第二源操作数。当ARM发生异常和异常返回时,ARM核会自动完成什么任务？从异常返回时，ARM程序设计者需要完成什么任务？答：当ARM发生异常时，ARM核自动执行以下工作：（1）复制CPSR到SPSR_<mode>，然后设置适当的CPSR位；（2）改变处理器状态，进入ARM状态；（3）改变处理器模式，进入相应的异常模式；（4）设置中断禁止位，禁止相应的中断；保存返回地址到LR_<mode>;设置PC为相应的异常向量。从异常返回时，ARM程序设计者需要从SPSR_〈mode〉中恢复原CPSR值，并从LR_〈mode〉中恢复原PC值。第八章ARM汇编指令ARM有哪几种寻址方式？试分别说明答:八种寻址方式:立即寻址：即立即数寻址，指令中直接给出操作数。寄存器直接寻址：指操作数直接存放在寄存器中。寄存器移位寻址：ARM特有的寻址方式，操作数由寄存器中的数值进行相应移位得到。寄存器间接寻址：指寄存器中存放的是操作数的地址，而操作数存放在内存中。基址变址寻址：指将寄存器的内容与给出的地址偏移量相加，形成操作数的有效地址多寄存器直接寻址：指的是一条指令可以完成多个通用寄存器值的传送。相对寻址：指以PC为基址，以地址标号为偏移量，两者相加形成操作数的有效地址。堆栈寻址：堆栈是按特定顺序进行存取的存储区，其堆栈指针指向栈顶。ARM指令中的第二源操作数有哪几种形式？试举例说明答：立即数方式、寄存器方式、寄存器移位方式。立即数方式：MOVR0,#3寄存器方式：ADDR1,R2,R3寄存器移位方式：ADDR0,R1,R2,LSL#1判断下列指令的正误，并说明理由MVNR5,#0x2F100错误：不符合规定，采用伪指令，改为LDRR2,=0x2F100MVNR5,R2SBCR15,R6,LSR#4错误：SBC指令为三操作数指令，改为SBCR15,R6,R4MULR2,R2,R4错误：MUL指令中，目的寄存器不能和第一源操作数寄存器相同MSRCPSR,#0x001错误：不能将立即数直接赋给CPSR，改为：LDRRl,=0x001MSRCPSR,R1举例说明B、BL、BX之间的区别B：普通转移指令，转移范围：±32MBBAGAINAGAIN:…BL:带返回的转移指令，将PC的值送到R14中，转移范围:±32MBBLNEXTNEXT:MOVPCR14(返回)BX:带状态切换的转移指令，第二操作数的最低位为状态位，如果为1,则将处理器状态切换到Thumb状态。MOVR5,#0x00000075BXR5CPSR中用于条件码的是哪几位？分别表示什么含义？答：最高四位，依次为N、Z、C、V。N:两个带符号数的补码进行运算时，N=1表示结果为负；N=0表示运算结果为正数或零。Z:Z=1表示运算结果为0;Z=0表示运算结果为非零。C:对于加法，C=1表示运算产生进位,C=0表示运算未产生进位；对于减法C=0表示减法产生借位，C=1表示未产生借位；对于移位操作指令,C为移出值的最后一位。V:对于加/减法指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1表示符号位溢出，V=0表示符号位未溢出。中断处理与子程序调用的异同答：中断处理比子程序调用更复杂：子程序的执行是程序员预先安排好的，而中断服务子程序的执行一般是由随机的中断事件引发的。子程序的执行受到主程序或上层子程序的控制，而中断服务子程序一般与中断的现行程序无关。不存在同时调用多个子程序的情况，故子程序不需要进行优先级排队，而不同中断

源则可以同时向CPU提出服务请求。共同点：都要进行程序跳转，都需要保护断点以确保正常返回。在ARM处理器中，试列举可以修改R15寄存器的指令及类型，并讨论修改R15后程序可能出现的状况。答：数据处理类指令：MOV；转移指令：B、BL；加载指令：LDR；异常产生指令：SWI指出MOV与LDR的区别及用途。答：MOV:数据传送指令，用于将一个立即数或寄存器中的数据传送到另一个寄存器中。这类指令通常用来对寄存器进行初始化。LDR:数据加载指令，用于对内存变量的访问、数据缓冲区的访问、查表和外围部件的控制操作等。若使用LDR指令加载数据到PC,则能实现程序转移功能。第九章ARM程序设计冒泡算法汇编程序原理：比较相邻的元素，如果第一个数比第二个数大，则交换。对每对相邻元素重复(1)，直到最后一对，此时最后的数最大再次重复(1)、(2)，除了最后一个数。持续重复越来越少的元素，直到没有数据需要比较。AREASort,CODE，READONLYENTRYstartMOVR4,#0;计数器LDRR6,=src;R6指向待排序数组首地址ADDR6,R6,#lenouterADDR6,R6,#lenouter；R6指向待排序数组中的最后一个地址;外循环LDRR1,=src;R1指向待排序数组首地址innerLDRR2,[R1];取第一个数LDRR3,[R1,#4];取第二个数

CMPR2,R3;比较STRGTR3,[R1];大于交换STRGTR2,[R1,#4]ADDR1,R1,#4;R1指向待排序数组第二个数CMPR1,R6;判断R1是否指向当前待排序数组最后一个数BLTinner;R1未指向数组最后一个数就跳转ADDR4,R4,#1;计数器加1CMPR4,#6;判断循环次数是否小于6次SUBLER6,R6,#4;去掉最后一个数BLEouter;外循环结束AREAArray,DATA,READWRITEsrcDCD2,4,10,8,14,1,20;初始化待排序数组lenEQU6*4;初始化数据比较长度END采用ARM汇编语言实现8255A初始化，并控制LED灯闪烁…鳥鸟―曲膜匚电路畑下国所為其中汗关KAK小端口B相谨，LED4LMtm的驱动电路与墙口為相连.要求编-牛程序段，便开关CKG^K7）删誉左对应的tfD］丁厂土更时虽鹽出花具休翌或为=与闭合的幵將相对应的LED禮疋有肝旳二主曲£2AtF.ED・已知E旳苦端口地址范福为缈H706H.（诩细说明控杞字祠巻丄］mIQWA2-AJIQWA2-AJ答案略。L.PliL.PliKr>D--djf,心A1AOPCHPCI吒□PCTAt>D氧AsDt^lrf*ALEALip廿/RD/WK5TASTUtfiESEFEOCJkiOp采用ARM汇编语言实现8255A初始化，并控制数据采样与存储若羡统使用应也几戌用制p脚偉型竝礬旳at拥，就祐也虹时的也怙比现氐T功駅：国.亡和捋.阿Arxou：皿記妣村權拥愉几的l（M實求祥，’礼林J輕临比浮入鑒1«段内以DATA旳営■址创申河.*.“將培出译炯"]».S3C2440UART1初始化程序设计：已知微处理器外设时钟PCLK=33・34MHz,要求数据传输速率为9600bps,不使用FIFO,关闭流控制，帧格式为8位数据位，1位偶校验位，2位停止位。试写出各初始化控制字，并编写初始化程序段。（掌握李广军（第二版）教材例题）硬件定时与软件定时的区别、优缺点答：软件定时一般是根据要求设计一个延时子程序，其优点是节省硬件、成本低。缺点是CPU的利用率低，且定时间隔不准确。硬件定时会增加硬件设备，如定时计数器，使硬件成本增加，但可以不占用CPU,且定时准确。第十章基于ARM微处理器的硬件系统设计简述ARM微处理器最小硬件系统答：(l)ARM微处理器；电源模块，包括CPU内核和I/O接口电路；时钟模块，包括系统主时钟和实时时钟；复位模块，包括系统加电复位、手动复位和内部复位；存储器模块，包括程序保存存储器和程序运行存储器；JTAG调试接口模块；电源模块设计有哪些注意事项？试简述并联一个大电容和小电容的作用？答：电源模块设计注意事项：电源电压一定要在系统需求的范围之内。电源的驱动能力一定要满足整个系统的功率需求。电源纹波和电路干扰的处理。在设计PCB时需要对模拟电源和数字电源进行物理上的隔离，以保证两者的相互干扰最小。作用：因为大电容可以滤除低频干扰，小电容可以滤除高频干扰，两者互为补充，可以很好的抑制低频到高频的电源干扰信号。三星S3C2400A微处理器采用什么内核？当nRESET引脚送来复位信号时，内核会进行哪些操作？答：ARM920T内核。当nRESET引脚送来的复位信号变为低电平后，内核将丢弃当前正在执行的指令，并从增量字地址处连续取得新指令；当nRESET引脚再次变为高电平时，内核将会执行如下操作：复制当前的PC和CPSR的值，以覆盖R14_svc和SPSR_svc寄存器；强制M[4:0]变为10011，并将CPSR中的I和F位置位，T位清零；强制PC从地址0X00处取得下一条指令；恢复正常ARM工作状态运行；常见串行通信接口SCI串行通信接口、以通用异步收发器（UART）为核心，通过电平转换以遵从RS-232等标准实现设备间的数据通信。UART模块包括RXD、TXD两个信号引脚，实现全双工数据传输。SPI同步串行外设接口，主要应用于处理器与EEPRROM、Flash、实时时钟、ADC等外围低速模块之间的信号传输，采用主从方式，通常有4条线：SCLK、MOSI、