组合逻辑电路的分析和设计

3组合逻辑电路的分析和设计

可以用以下的逻辑函数来描述特点：

(1)输入、输出之间无反响延迟通路(2)电路中不含有记忆元件

3.1逻辑代数

3.

组合逻辑电路的分析和设计

3.2逻辑函数的卡诺图化简法

3.3组合逻辑电路的分析

3.4组合逻辑电路的设计

3.5组合逻辑电路中的竞争冒险

3.1逻辑代数

逻辑代数和普通代数的异同

(1)两者都用字母来表示变量：

(2)变量的取值和含义不同

普通代数中变量代表数

到

逻辑代数中变量只表示两种相反的状态。只能取0或1(3)运算规那么不一样普通代数:加、减、乘。除等

逻辑代数:与、或、非等

3.1逻辑代数

3.1.1逻辑代数的根本定律和恒等式3.1.2逻辑代数的根本规那么逻辑函数的代数变换与化简法

3.1.1逻辑代数的根本定律和恒等式定律的证明

(1)检验等式两边的函数的真值表是否相同

(2)用更根本的定律证明注意：

反映的是逻辑关系

不是数量关系

不能套用初等代数的运算规那么，不能移项。3.1.2逻辑代数的根本规那么(1)代入规那么：对等式中的某个变量，都用同一个逻辑函数代替时，等式依然成立

B(A+C)=BA+BCB(A+D+C)=B(A+D)+BCAA+D(2)反演规那么：L中的与或,或与

原变量非变量

非变量原变量

10，01得到L==(A+B)()〔3〕对偶规那么把L中的与或，或与，10，01，原、反变量不变,得到L的对偶式当某个逻辑恒等式成立时，其对偶式也成立

A+=A+B对偶式

逻辑函数的代数变换与化简法

1.逻辑函数的变换

L=L=L=AB+2.逻辑函数的化简

L=AC+与或表达式

L==利用反演律

=====(A+)(C+D)或－与表达式

==或非－或非表达式

=与－或－非表达式

最简的与或表达式的特点：

(1)乘积项的数目最少－用的门电路的个数最少

(2)每项的变量个数最少－每个门的输入端最少

化简逻辑函数的方法(1)代数法

①并项法利用②吸收法

利用

③消去法

利用

A+=A+B===④配项法

化简:3.2逻辑函数的卡诺图化简法

3.2.1最小项的定义及其性质

3.2.2逻辑函数的最小项表达式

用卡诺图表示逻辑函数

3.2.4用卡诺图化简逻辑函数

3.2.1最小项的定义及其性质

1.最小项的定义

在变量逻辑函数中，如果是包含个因子的乘积项，而且这个变量均以原变量或反变量的形式在中出现一次，且只出现一次，就称为这组变量的最小项

A、B、C三变量的最小项

变量的最小项应有个

2.最小项的性质

最小项的性质

(1)对于任意一个最小项，只有一组变量取值使它的值为1，在变量取其它各组值时，这个最小项的值都是0。

(2)不同的最小项，使它的值为1的那一组变量取值也不同

(3)对于变量的任一组取值，任意两个最小项的乘积为零

(4)对于变量的任一组取值，全体最小项之和为13.最小项的编号

对应的十进制数用来代表最小项，下标就是最小项编号，是与二进制数所3.2.2逻辑函数的最小项表达式

逻辑函数的最小项之和的形式:逻辑函数的最小项表达式用卡诺图表示逻辑函数

1.卡诺图

把变量的全部最小项各用一个小方格表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到的图形叫做变量的卡诺图

2．卡诺图的特点

循环邻接

3.逻辑函数画卡诺图(1)把函数化成最小项之和的形式

(2)在卡诺图中找出与函数表达式包括的最小项对应的方格填入1，其它的方格填入0画出下式的卡诺图3.2.4用卡诺图化简逻辑函数

1.化简的依据

如果两个相邻的方格均为1，这两个相邻的最小项的和将消去一个变量

2.化简的步骤

(1)把逻辑函数写成最小项表达式

L=====(2)按最小项表达式填卡诺图，凡式中包含了的最小项，对应的方格填1,其余的方格填0(3)

合并最小项，即把相邻为1方格圈成一组，每一组含有个小方格，每个包围圈可以写出一个乘积项。注意：

1.包围圈内的方格数必定是2n个，n等于0、1、2、3、…2.相邻方格包括上下底相邻，左右边相邻和四角相邻。

3.同一方格可以被不同的包围圈重复包围，但新增包围圈

4.包围圈内的1方格数要尽可能多，即包围圈应尽可能大中一定要有新的1方格，否那么该包围圈为多余。(4)把所有与包围圈对应的乘积项相加

例3.2.2一个逻辑函数的输入是4个逻辑变量A、B、C、D，它的真值表如下所示，用卡诺图法求化简的与－或表达式及与非－与非表达式

解：〔1〕由真值表画出卡诺图〔2〕画包围圈，合并最小项(3)求与非－与非表达式

例

化简下面的逻辑函数

解：（1）由画出卡诺图

〔2〕用包围1的方法化简(3)用包围0的方法化简得

对求非

3.用卡诺图化简逻辑函数时无关项或任意项的应用

无关项或任意项：的值可以是任意的，或者这些变量的取值根本不会出现

任意项在卡诺图中用“”来表示，在表达式中用来表示。指在真值表内对应于变量的某些取值，函数例

设计一个逻辑电路，能够判断1位十进制数是奇数还是偶数，当十进制数是奇数时，电路的输出为1，当十进制数是偶数时，电路的输出是0解：第一步，列写真值表

第二步，将真值表的内容填入4变量的卡诺图第三步，画包围圈

3.3组合逻辑电路的分析

分析的步骤如下：

(1)由逻辑图写出各输出端的逻辑表达式；

(2)对逻辑表达式进行化简

(3)列出真值表

(4)根据真值表和表达式，判断电路的逻辑功能

例组合逻辑电路如以下图所示，分析电路的逻辑功能解：第一步，根据逻辑图写出逻辑表达式为

第二步，列出真值表

第三步，分析真值表

例一个双输入端、双输出端的组合逻辑电路如以下图所示，分析电路的逻辑功能解：第一步，由逻辑图写逻辑表达式

第二步，列出真值表

第三步，分析真值表

符合两个1位二进制数相加的规那么A、B是两个加数，S是它们的和，C是向高位的进位

可以实现两个1位二进制数的相加

称为半加器

3.4组合逻辑电路的设计

设计组合逻辑电路的一般步骤

(1)根据对电路的逻辑功能的要求，列出真值表

(2)由真值表写出逻辑函数式，对逻辑函数进行简化和变换

(3)根据简化和变换以后的表达式，画出逻辑电路图

例3.4.1(1)根据题意可以列出真值表

(2)写出输出的逻辑表达式

(3)把上式变换为与非形式

设计一可逆的4位码变换器。在控制信号C=1时，它将8421码转换成格雷码；C=0时，将格雷码转换成8421码

例列出真值表

(2)画出C=1和C=0时各输出函数的卡诺图

考虑C变量

C=0时

总的输出逻辑表达式为

3.5组合逻辑电路中的竞争