课题十五-常用时序逻辑部件(寄存器)2学时课件

参阅教材章节：6.1时序电路的特点

6.2时序电路的状态表和状态图

6.3.1寄存器

课题15:常用时序逻辑部件--寄存器中国矿业大学信电学院本节课内容一、时序电路基础

1.1时序电路特点

1.2时序电路结构

1.3时序电路分类

1.4时序电路状态表和状态图二、寄存器

2.1

数码寄存器

2.2移位寄存器及应用

对你的期望：掌握时序电路的概念、电路构成与组合电路的区别、分类掌握移位寄存器的设计、分析方法。熟练掌握集成移位寄存器的应用。数字逻辑电路组合逻辑电路——

组合电路时序逻辑电路——

时序电路

功能上：任何时刻的稳定输出，不仅与该时刻输入有关，还与电路原状态有关，即与以前的输入有关。结构上：由组合电路和存贮电路组成。

时序电路特点一时序电路基础1.1时序电路特点1.2时序电路一般结构Z1Zm按有无统一时钟脉冲分同步——有统一CP，状态变更与CP同步。异步——无统一CP，状态变更不同步，逐级进行。1.3时序电路分类按输出信号特点分米里型—输出信号不仅与存贮状态有关,还与外部输入有关。莫尔型—输出信号仅与存贮状态有关。按通用性功能分典型时序——寄存器、计数器、序列信号发生/检测器一般时序——任意时序逻辑命题外部输入改变存储状态,状态改变输出1.4时序电路的状态表和状态图1.状态表反映时序电路的输出Z、次态yn＋1、输入x和现态yn之间的逻辑关系和状态转换规律的表格。Q1Q00001101111/100/001/010/001/010/011/000/101X现态输入次态/输出减计数加计数2.状态图

表示时序电路的状态、状态转换条件、方向、及状态转换规律。米里型莫尔型ynyn＋1X/Z（输出与状态、输入有关）（输出仅与状态有关）yn/Zyn＋1/ZX实际时序电路中,若有n个触发器(记忆单元),一般有N个状态,2n-1≤N≤2n。暂时存放数据或二进制代码的电路。分类数码寄存移位寄存1.功能——接收、存贮、传送数码。2.构成——一个触发器能存一位二进制信息，存n位B

码要用n个触发器；各种触发器均可，但以D触发器构成最简单。二寄存器寄存器：2.1数码寄存器3.分类——有单拍、双拍之分单拍——只要接收指令到，就可存贮。多用D触发器。双拍——需要清零和接收两步完成，多用RS触发器。拍：脉冲。单拍——用1个脉冲双拍——用2个脉冲准备好数据，有CP时Qn＝Dn第1拍：清零，第2拍：存数。4.集成寄存器举例：74LS175特点：①四位数码寄存器

②由维持阻塞D触发器构成

③

附加控制功能——异步清零注:有的寄存器还具有三态控制、保持控制等功能。（如CC4076）74LS175工作波形t1t2t3Q0RdD0cpRd=1,清0D1D2D3、

Q1Q2Q3波形略存1个数据占用1个cp功能：寄存，移位。构成：相同的寄存单元（无空翻触发器）共用统一的时钟脉冲（同步工作）分类：单向、双向2.2移位寄存器移位：在指令(cp)作用下,触发器状态可向左右相邻的触发器传递。寄存数码从高位向低位依次输入1.单向移位寄存器清零D1移位脉冲2341011数据依次向左移动，称左移寄存器，输入方式为串行输入。1QJKRDQJKRDQJKRDQJKRDQQQQQ3Q1Q2Q00000000100101011010110111011CP1QJKRDQJKRDQJKRDQJKRDQQQQQ3Q1Q2Q011105移位脉冲678D1011010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式左移寄存器波形图12345678C1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出（1）选通门——与或逻辑，2选1数据选择器1F=AX+BXX=1,F=AX=0,F=BABF&X≥12.并行输入移位寄存器可预置数的移位寄存器X:控制信号（2）电路（4位，右移，JK触发器构成）X控制信号：X＝0，置数；

X＝1，右移。Dr右移数据输入端。D3～D0并行数据输入端。Z（3）移入数据可控的并行输入移位寄存器Z同步（并行）置数右移右移数据由MN组合而定

MNQ3n+100置001Q3不变

10Q3计翻

11置1Z3.双向移位寄存器加选通门构成。X控制信号：X＝0，左移，

X＝1，右移，Dr右移数据输入端；DL左移数据输入端。（1）74LS194：4.集成双向移位寄存器4位：194、195等8位：164、198等左移,右移,并入,保持—4种功能，双变量控制S1、S0。(功能表P146)功能：UCCQ0Q1Q2Q3S1S0

Cp16151413121110913456782D0D1D2D3DSRDSLCrGND74LS194（1）74LS194：输入输出1234567801111111×1↑↑↑↑↑↑××××111010010100××××××1×0××1×0××××××××××D0

D1

D2

D3××××××××××××××××××××0000Q00Q10Q20Q30D0

D1

D2

D3Q1nQ2nQ3n1Q1nQ2nQ3n01

Q0nQ1nQ2n0

Q0nQ1nQ2nQ00Q10Q20Q30左移,右移,并入,保持—4种功能，双变量控制S1、S0。(功能表P146)功能：①扩展应用：2片194实现8位双向移位寄存器（2）194应用：174LS194DLDRS1S074LS194DLDRS1S01DD&CPFF1FF2讨论：彩灯控制电路由2片74LS194、2个D触发器和1个与门组成。Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CPFF1FF2例：彩灯控制电路由2片74LS194、2个D触发器和1个与门组成。Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S01CP1.两片74LS194级联成8位移位寄存器。Q0Q1Q2Q374LS194DLDRS1S0Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01CP2.彩灯移位非左即右，即S1S0＝01或S1S0＝10，由D触发器构成的T’触发器控制（FF2）。DFF2Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DCP3.设S1S0＝01（194的Q0从DR接收数据，从Q3移出数据），在CP作用下彩灯依次点亮。10FF2Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP4.在8个CP过后，彩灯全亮，反馈信号送至D触发器（FF1）。1FF1FF210Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP5.第9个CP，使FF1置1，其/Q＝0，将74LS194清0，彩灯全灭；熄灭后反馈信号由1→0。1→0FF2FF10101Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP6.同时，FF1的Q端由0→1，产生FF2的CP信号，使FF2翻转，S1S0＝10。00→11→0FF2FF110Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP7.第10个CP，使FF1重新置0，Q端由1→0，/Q端由0→1，解除对74LS194的清0，使74LS194可以进行反向移位。001FF2FF11→00→1Q0Q1Q2Q3Q0Q1Q2Q3174LS194DLDRS1S074LS194DLDRS1S01DD&CP8.第11个CP开始，彩灯反向逐个点亮。由此电路实现彩灯逐个点亮－－全亮后熄灭－－再反向逐个点亮－－全亮后熄灭的循环控制。001FF2FF101Q0Q1Q2Q3Q0Q1Q2Q3②194应用举例：

逻辑电路及cp、S1、S0如图，说明功能，即t4时刻，输出F与二进制M、N在数值上的关系。假定M、N的状态始终不变。tt4t3t2t1tttS1S0cp1cp2注:283全加器

194双向移位寄存器tt4t3t2t1tttS1S0cp1cp2解:思路:按时间分析t1:S1S0=11→194并行置数全加器输出[283(2)283(1)]:A口:0000M3M2M1M0B口:0000N3N2N1N0F=M+Nt2:S1S0=01→194右移194执行:M×2,N×2→F=2M+2Nt3:S1S0=01→194(1,2)右移,194(3,4)维持(无cp2)→F=2×2M+2N=4M+2Nt4:S1S0=01→194(1,2)右移,194(3,4)维持(无cp2)→F=2×4M+2N=8M+2N所以t4时刻,F=8M+2N（2）环形计数器Q3Q2Q1Q01000010000100001设初始状态=1000，则可依次循环变化,有效循环:5.移位寄存器的应用（1）实现数据串/并转换（例略）①4个D触发器构成的右移移位寄存器,首尾相接即D0=Q3；②优点:电路结构简单;有效状态只