数字电子技术基础简明教程第五章讲义课件

概述一、时序电路的特点1.逻辑功能特点任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。2.电路组成特点(1)与时间因素(CP)有关；(2)含有记忆性的元件(触发器)。组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1ql输入输出时序逻辑电路示意框图二、时序电路逻辑功能表示方法1.逻辑表达式(1)输出方程(3)状态方程(2)驱动方程2.状态表、卡诺图、状态图和时序图组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP触发器是时序电路三、时序逻辑电路分类1.按逻辑功能划分：计数器、寄存器、读/写存储器、顺序脉冲发生器等。2.按时钟控制方式划分：同步时序电路触发器共用一个时钟CP，要更新状态的触发器同时翻转。异步时序电路电路中所有触发器没有共用一个CP。3.按输出信号的特性划分：Moore型Mealy型存储电路Y(tn)输出WQX(tn)输入组合电路CPY(tn)输出CPX(tn)输入存储电路组合电路组合电路电路的输出是电路输入和电路状态的函数

输出仅仅是电路状态的函数5.1时序电路的基本分析和设计方法5.1.1时序电路的基本分析方法一、

分析的一般步骤时序电路时钟方程驱动方程状态表状态图时序图CP触发沿特性方程输出方程状态方程计算给定时序逻辑电路，待求状态表、状态图或时序图状态转换表的定义若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表。二、分析举例写方程式时钟方程输出方程(同步)驱动方程状态方程特性方程(Moore型)[例5.1.1][解]1J1KC11J1KC11J1KC1&FF1FF0FF2CPY计算，列状态转换表CPQ2Q1Q0Y012345012000100110111111111010100010110110101画状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环010101/1/1无效状态和无效循环能否自启动?能自启动：存在无效状态，但没有形成循环。不能自启动：无效状态形成循环。画时序图000001/1011/1111/1110/1100/1/0123456CPCP下降沿触发Q2Q1Q0000001011111110100000Y5.1.2时序电路的基本设计方法1.设计的一般步骤时序逻辑问题逻辑抽象状态转换图（表）状态化简最简状态转换图（表）电路方程式（状态方程）求出驱动方程选定触发器的类型逻辑电路图检查能否自启动等价状态：凡是在输入相同时，输出相同、要转换到的次态也相同的状态，都是等价状态。电路无效状态对应的最小项可当成约束项处理（求状态方程的时候充分利用约束项化简）。2.设计举例按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1[解]已给出最简状态图，若用同步方式：输出方程0001111001Y000001状态方程00011110011010100100011[例5.1.2]选用JK触发器，下降沿同步触发JK触发器的特性方程为：变换状态方程，使之跟JK触发器的特性方程形式一致比较特性方程求驱动方程驱动方程约束项逻辑图CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：110111000能自启动/0/1(Moore型)输出方程1/1[例5.1.3]设计

一个串行数据检测电路，要求输入3或3个以上数据1时输出为1，否则为0。[解]逻辑抽象，建立原始状态图S0—原始状态(0)S1—输入1个1S2—连续输入2个1S3—连续输入3或3个以上1S0S1S2S3X—输入数据Y—输出数据0/01/00/01/00/00/01/1状态化简，确定定价状态S0S1S20/01/00/01/00/01/10/00/0S2S3是等价状态，输入为1时，输出均为1，且都转换到次态S3；输入为0时，输出均为0，且都转换到次态S0状态分配、状态编码、状态图S0S1S20/01/00/01/00/01/1M=3，取n=2S0

=00S1

=01S2

=110001110/01/00/01/00/01/1选触发器、写方程式选JK()触发器,同步方式输出方程Q1nQ0nX0100011110Y000001Q11Q01状态方程驱动方程约束项&逻辑图CPX1Y1J1KC1FF0Q0(Mealy型)无效状态

10000010000/01111111/1能自启动Q11KC1FF1&1J5.2计数器(Counter)5.2.1计数器的特点和分类一、计数器的功能及应用1.功能：对时钟脉冲CP计数。2.应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。二、计数器的特点1.输入信号：计数脉冲CPMoore型2.主要组成单元：时钟触发器三、计数器的分类按数制分：二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分：加法计数器减法计数器可逆计数(Up-DownCounter)按触发器翻转是否同时分：同步计数器(Synchronous)异步计数器(Asynchronous)按开关元件分：TTL计数器CMOS计数器5.2.2二进制计数器计数器计数容量、长度或模的概念计数器能够记忆输入脉冲的数目，即电路的有效状态数M。3位二进制同步加法计数器：00001111/14位二进制同步加法计数器：000111/1n位二进制同步加法计数器：一、二进制同步计数器1.3位二进制同步加法计数器(1)结构示意框图与状态图三位二进制同步加法计数器CPCarry输入计数脉冲送给高位的进位信号000001/0010/0011/0100/0101/0110/0111/0/1排列输出方程0001111001C00000001设计方法一：按前述设计步骤进行，选3个JK触发器(2)分析和选择触发器000001/0010/0011/0100/0101/0110/0111/0/1排列状态方程0001111001101011010101100000111100100101010001110111000011100011110011010100111001010001111001101011010100011JK触发器的特性方程为：变换状态方程，使之跟JK触发器的特性方程形式一致驱动方程逻辑图3位二进制同步加法计数器输出方程CP1KC1FF11JC1J1KC1FF01KC1FF2Q01J1&&Q1Q2FF2、FF1、FF0Q2、Q1、Q0设计方法二：按计数规律进行级联

CPQ2Q1Q0C012345678000001010011100101110111000000000010C=Q2n

Q1n

Q0n来一个CP翻转一次J0=K0=1当Q0=1，CP到来即翻转J1=K1=Q0当Q1Q0=1，CP到来即翻转J2=K2=Q1Q0=T0=T1=T2(2)分析和选择触发器由状态图得状态表J0=K0=1J1=K1=Q0J2=K2=Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2(3)用T型触发器构成的逻辑电路图串行进位方式，进位信号需要从低位到高位逐级传送，时间较长，各个触发器所带负载是均匀的并行进位方式，产生进位信号的时间较短，不需要逐级传送，随着计数器级数的增加，所用与门的输入端数也随之增加，各触发器所带负载是不均匀的，低位带的负载重。(5)用T´型触发器构成的逻辑电路图CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&(4)

n位二进制同步加法计数器级联规律：2.

3位二进制同步减法计数器000001/0010/0011/0100/0101/0110/0111/0/1排列B=Q2n

Q1n

Q0nBorrow—向高位发出的借位信号CPQ2Q1Q0B0123456700011111010110001101000110000000选触发器输出方程状态方程0001111001101010111000110001111001111000010001011100110101000111100110101001110010100011110011010111111000000若用T触发器：J0=K0=1=T0J1=K1=

Q0n=T1J2=K2=

T2=Q1n

Q0n级联规律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&&BQ0Q1Q2Q0Q1Q2用T´型触发器，时钟方程：3.3位二进制同步可逆计数器(1)单时钟输入二进制同步可逆计数器加/减控制端加计数T0=

1、T1=

Q0n、

T2

=Q1nQ0n减计数T0=1、T1=Q0n、

T2=Q1nQ0nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U

/

D

1&1&1&1C/B(2)双时钟输入二进制同步可逆计数器加计数脉冲减计数脉冲CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPDCP0=CPU+CPDCP1=CPU·Q0n

+CPD·Q0nCP2=

CPU·Q1n

Q0n

+CPD·Q1n

Q0nCPU和CPD互相排斥CPU

=CP，CPD=0CPD=CP，CPU=04.集成二进制同步计数器(1)集成4位二进制同步加法计数器1234567816151413121110974161(3)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地引脚排列图逻辑功能示意图74161Q0Q1Q2Q3CTTLDCOCPCTPCR

D0

D1D2D3000000110011CR=0Q3Q0=0000同步并行置数CR=1，LD=0，CP异步清零Q3Q0=D3D01)74LS161和74LS163CTP、CTT：计数器工作状态控制端74161的状态表

输入

输出

注CRLDCTP

CTTCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

1111110110

00000d3

d2

d1

d0

计数

保持

保

持

0清零置数CR

=

1,LD

=

1,CP，CTP=CTT=

1二进制同步加法计数CTPCTT=0CR

=

1，LD=

1，保持若CTT=0CO=0若CTT=17416374163和74LS163除了采用同步清零方式外，其逻辑功能、计数工作原理和外引线排列与74161没有区别。2)

CC4520VDD2CR

2Q32Q22Q12Q02EN2CP1CP1EN1Q0

1Q1

1Q21Q31CRVSS12345678161514131211109CC4520CC4520Q0Q1Q2Q3ENCPCR使能端也可作计数脉冲输入计数脉冲输入也可作使能端异步清零输入

输出CRENCPQ3n+1Q2n+1Q1n+1Q0n+1

10100

0001

0000加计数加计数

保持保

持

双4位二进制同步加法计数器CC4526双4位二进制同步减法计数器(2)集成4位二进制同步可逆计数器1)74191（单时钟）74191Q0Q1Q2Q3U/DLDCO/BOCPCTD0

D1D2D3RC加计数时CO/BO=Q3nQ2nQ1nQ0n并行异步置数减计数时CO/BO=Q3nQ2nQ1nQ0nCT

=

1,CO/BO

=

1时，1234567816151413121110974191D1

Q1

Q0

CT

U/D

Q2Q3

地VCCD0CPRC

CO/BOLDD2D3CT：使能端；LD：异步置数控制端；D0~D3：并行数据输入端；Q0~Q3：状态输出端；CO/BO：进位/借位信号输出端；RC：多个芯片级联时级间串行计数使能端。LDCTU/DCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+10d3

d2

d1d0

10010111d3

d2

d1

d0加法计数

减法计数保持

1234567816151413121110974193D1

Q1

Q0

CPDCPUQ2Q3

地VCCD0CRBOCO

LDD2D32)74193(双时钟)CO74193Q0Q1Q2Q3LDCPUCRD0

D1D2D3BOCPDCRLDCPU

CPDD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1注100d3

d2

d1d0

0110110111

0000d3

d2

d1

d0

加法计数

减法计数

保持异步清零异步置数BO=CO=1

CPQ2Q1Q0C012345678000001010011100101110111000000000010来一个CP翻转一次当Q0=1，CP到来即翻转当Q1Q0=1，CP到来即翻转状态表二、二进制异步计数器1.二进制异步加法计数器状态图、状态表完全同二进制同步加法计数器CPQ0Q1Q2CP0=CPCP1=Q0CP2=Q1用T

触发器

(J

=

K=

1)下降沿触发C=Q2n

Q1n

Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行进位若采用上升沿触发的T触发器CP0=CPCP1=Q0CP2=Q1根据状态图，画出时序图，求时钟方程：求输出方程D

触发器构成的T

触发器(D=Q)，

——下降沿触发若改用上升沿触发的D触发器？Q0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0CQ0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C二进制异步加法计数器的构成特点和连接规律：（1）从电路结构看，二进制异步加法计数器使用的单元电路是T´触发器；（2）从连接规律，高位触发器的时钟信号是低位的输出，若选择的是下降沿触发的T´触发器，CPi=Qi-1，如果选用的是上升沿触发的T´触发器，则CPi=Qi-1。2.二进制异步减法计数器000001/0010/0011/0100/0101/0110/0111/0/1排列CPQ0Q1Q2用T

触发器(J

=

K=

1)

上升沿触发画出时序图，求时钟方程：CP0=CPCP1=Q0CP2=Q1输出方程：B

=

Q2n

Q1n

Q0n二进制异步计数器级间连接规律计数规律T触发器的触发沿上升沿下降沿加法计数CPi

=Qi-1CPi

=Qi-1减法计数CPi

=Qi-1CPi

=Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&画逻辑电路图：123456714131211109874197CT/LDQ2D2D0

Q0

CP1地VCCCRQ3D3D1Q1CP074197Q0Q1Q2Q3CRCP1D0

D1D2D3CP0CT/LD3.集成二进制异步计数器74197、74LS197计数/置数异步清零异步置数加法计数二-八-十六进制计数器的实现M=2计数输出：M=8计数输出：Q1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16计数输出：其它：74177、74LS177、74293、74LS293等。5.2.3十进制计数器（8421BCD码）一、十进制同步计数器1.十进制同步加法计数器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图时钟方程输出方程00000000Q3nQ2nQ1nQ0n0001111010

00011110CQ1nQ0nQ3nQ2n

0001111000011110Q3n+1Q2n+1Q1n+1Q0n+1

0

0

0

10

1

0

11

0

0

10

0

0

00

0

1

00

1

1

00

1

0

01

0

0

00

0

1

10

1

1

1

状态方程选择下降沿、JK触发器驱动方程J0=K0=1,J1=Q3nQ0n,K1=Q0J2=K2=Q1nQ0nJ3=Q2nQ1nQ0n

,

K3=Q0n

逻辑图CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3检查能否自启动将无效状态10101111代入状态方程：101010110100111011110000110010110100能自启动2.十进制同步减法计数器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/0(略)3.十进制同步可逆计数器(略)4.集成十进制同步计数器74160、74162(TTL)1234567816151413121110974160(2)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地(引脚排列与74161相同)异步清零功能：(74162同步清零)同步置数功能：同步计数功能：保持功能：进位信号保持进位输出低电平(1)集成十进制同步加法计数器(2)集成十进制同步可逆计数器1)74190(单时钟，引脚与74191相同)异步并行置数功能：同步可逆计数功能：加法计数减法计数保持功能：1234567816151413121110974191D1

Q1

Q0

CT

U/D

Q2Q3

地VCCD0CPRCCO/BOLDD2D32)74192(双时钟，引脚与74193相同)1234567816151413121110974193D1

Q1

Q0

CPDCPUQ2Q3

地VCCD0CRBOCO

LDD2D3异步清零功能：异步置数功能：同步可逆计数功能：加法计数减法计数保持功能74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1(3)集成十进制异步计数器74290异步清零功能：当S9AS9B=0，若R0AR0B=1，计数器清零；异步置9功能：当S9AS9B=1，计数器置9，即置成1001状态；计数功能：当S9AS9B=0，若R0AR0B=0，CP下降沿到了计数，分四种情况实现2-5-10计数。5.2.4N进制计数器方法用触发器和门电路设计用集成计数器构成清零端置数端(同步、异步)利用清零端或置数控制端，让电路跳过某些状态获得N进制计数器。一、利用同步清零或置数端获得N进制计数思路：当M进制计数到

SN

–1后使计数回到

S0

状态2.求归零逻辑表达式；1.写出状态SN

–1的二进制代码；3.画连线图。步骤：[例5.2.1]

用4位二进制计数器74163构成十二进制计数器。解：1.=10112.归零表达式：3.连线图74163Q0Q1Q2Q3CTTLDCOCPCTPD0

D1D2D3CR1&同步清零同步置零二、利用异步清零或置数端获得N进制计数当计数到SN

时，立即产生清零或置数信号，使返回S0状态。（瞬间即逝）思路：步骤：1.写出状态SN

的二进制代码；2.求归零逻辑表达式；3.画连线图。[例5.2.2]

用二-八-十六进制异步计数器197构成12进制计数器。74197Q0Q1Q2Q3CP0D0D1D2D3CRCPCP1LDCT/&状态S12的作用：产生归零信号异步清零异步置零[例5.2.3]

用74161构成十二进制计数器。解：1.=10112.归零表达式：3.连线图74161Q0Q1Q2Q3CTTLDCOCPCTPD0

D1D2D3CR174161是十六进制计数器，其清零采用的是异步方式，置数采用的是同步方式。&&同步置零异步清零74161Q0Q1Q2Q3CTTLDCOCPCTPD0

D1D2D3CR1三、

计数容量的扩展1.把集成计数器级联起来扩展容量74161(1)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11111CO016

16

=

25674290(个位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290(十位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q312481020408010

10

=

100二-五-十进制异步计数器，P3322.利用级联方法获得大容量N进制计数器1)级联N1和N2进制计数器，容量扩展为N1N2N1进制计数器N2进制计数器CP进位CCP[例]用74290构成六十进制计数器74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q3N1=10N2

=

6个位十位异步清零个位芯片应逢十进一60=610=N1N2=N2)用归零法或置数法获得大容量的N进制计数器[例]

试分别用74161和74162接成六十进制