hi3518e摄像头硬件设计用户指南

Hi3518EHi3518EHi3516C1.2.51.3.7.2前 DDR电路设 Flash和EMMC设 POR复位和 CORE电源设 DDR电源设 IO电源设 PLL电源设 USB2.0接 MAC接口设 VI接口设 VO接口设 SPI和I2C接 Sensor板设 典型接口PCB设计建 USB接口设 VI接 背 整机ESD设计建 Hi3518EV200/Hi3518EV201与Hi3516CV200差 PCB设计建 图1-4双片SPIFLASH拓扑示意 图1-10电源分压网络参考设 图1-14电源上电顺序参考 图1-15电源下电顺序参考 图1-17音频部分电源设计的原理 图1-18音频部分单端MIC输入原理 图1-19音频部分差分MIC输入原理 图1-20音频部分MICBIAS和输入信号的原理 图1-21音频功放输出的原理 图2-1Hi3518EV20X对应的core电源管 图2-2Hi3516CV200对应的core电源管 图2-624Mhz系统时钟和RTC时钟的PCB设 图2-7AC_Vref电源的PCB设 图2-9双MIC输入的MIC_BIAS的PCB设 图2-10音频输入/输出信号线的底板PCB设 图2-11音频信号线包地与其他高速信号线的PCB设 图2-12音频信号线包地与其他高速信号线的PCB设 图2-13VI部分的PCB设 表1-1单片SPIFlash匹配设计推 表1-2双片SPIFlash匹配设计推 表1-4硬件配置信号描 表1-6I/O电源设计要 表1-8未使用管脚设计建 本文档以Hi3518EV201以及Hi3516CV200Hi3518EV200Hi3518EV201Hi3516CV200Clocking钟电路，时钟电路设计及器件参数如图1-1所示。；建议选用件参数如图1-2所示。DDRHi3518EV200Hi3518EV201Hi3516CV200，对于Hi3516CV200的DDR电路的设计，将在本文档的第四章节讲述。FlashEMMCHi3518EV20XSPIFlashSPINORFLASHSPINANDFLASH。如果硬件配置选择从SPIFLASH启动，那么在主的复位信号释放之后，主默认从SFC_CSN0管脚连接的SPIFlash（存放有Uboot）启动。SFC_WP需使用4.7kΩ的电阻下拉，4.7kΩ的电阻上拉，具阻，具体拓扑如所图1-4所示。 具体设计时需按照表1-2的要求在信号线上添加上下配置电阻。Hi3518EV20XSPIFLASH时，所选SPIFLASHI/O接口电压（3.3V需与DVDD3318_EMMC（3.3V1.8V，与选用的SPIFlashI/O电源有关）100MHz，具体请参《Hi3518EV20X/Hi3516CV200HDIPCameraSoc用户指南》的EMMC接口章节内容。1-5kΩ的电阻上拉。kΩ的电阻上拉。短，且需要使用47KΩ的电阻下拉（EMMC内部如果有下拉电阻，PCB上1-5Hi3518EV20XEMMC颗粒的连接示意图，其中的参数配置与连接方式对于不同厂家的EMMC颗粒可能不同，因此，具体的电路设计以及参数选择请参考EMMC对应的器件Hi3518EV20XEMMCEMMCI/O接口电压（3.3V1.8V两种，需与Hi3518EV20X的DVDD3318_EMMC管脚的供电电压一致。Hi3518EV20XDVDD3318_EMMC需保持常供电，不能由Hi3518EV20XEMMC颗粒并且同时又对接SDIO接口的WIFI模组时，WIFI模组只能使用与MAC复用的SDIO接口。FLASH、EMMC启动。建立连接并实现boot程序，完成启动；如果与串口通信超时，单板将会跳转至片外SPIFlash或者EMMC启动。作模式，硬件配置信号描述如表1-4所示。IJTAGdebug0：DisableJTAG1：EnableJTAGIIIISPIFLASHEMMC启动模式选择在选择SPINORFLASH启动时：IHi3518EV20X仅支持内部POR复位，同时通过SYS_RSTN_OUT管脚将复位信号输出给外设（主要为存放boot的flash器件）使用。2：SYS_RSTN_OUT管脚输出的高电平可以为3.3V和1.8V（具体与JTAGDebug

CameraSoc用户指南》电性能参数章节。VDD1A。CoreHi3518EV20XDMEB和Hi3516CV200DMEB的原理图，建议电路中设计实现SVB功能，具体如图1-7和图1-8和图1-9所示。此处讲述的Hi3516CV200DDR电源需要1.8V，参考电压Vref需要0.9V。DC-DCDDR1.8V1k电电源分压网络参考设计如图1-10所示。VDD_DDRPLLKRIO对于I/O电源设计要求如表1-6所示表1-6I/O电源设计要IO电源PHYI/O电平与PHYI/O电平与FLASH接口电EMMC或者SPIFlashI/O电平与其保持一致。EMMC或者SPIFlashI/O电平与其保持一致。SensorHi3518EV20X1.8VI/OParallel接口Sensor时，（AVDD3318_MIPI和DVDD3318_VI的电平均为1.8V，GPIO1_0~GPIO1_6七个管脚的I/O电平均为PLL图1-13所示。Core电源、DDR_IO电源和DVDD33电源有上、下电时序的要求，详细请参见1-141-15 发POR复位，Core电源才可以开始下电。DVDD333.3V2.6V5us时刻，DVDD33的电压高于2.6V，那么POR模块认为这是电源上的波动，不触发复位，SYS_RSTN_OUT管脚保持高电平。DVDD333.3V2.6V5us时刻，DVDD332.1V2.6VPOR将在此时刻（5us时刻）触发复位，SYS_RSTN_OUT管脚输出低电平。DVDD333.3V2.6V5us之内，DVDD33的电压小于等于2.1V，那么POR将在DVDD33下降到2.1V时触发复位，SYS_RSTN_OUT管脚输出低电平。DVDD3318_EMMC（3.3V1.8V，与选用的SPIFlashI/O电源有关）USB2.0并在邻近管脚摆放滤波电容,AVSS_USB也需避免受干扰，使用短而宽的走MAC本文档中关于Hi3518EV20XMAC接口硬件连接方式,仅以RTL8201F为例,如果使用其他型号的PHY,需要参考对应的PHYdatasheet和参考电路.MAC接口电平支持3.3V和1.8V，在电路设计时，注意对接的PHY的IO电平需要与MAC的电平保持一致。RMII_CLK的方向有两种情况（Hi3518EV20X输出或PHY输出，具体设计端串联22Ω电阻。AVDD33_AC电源须与系统3.3V电源，AVSS_AC地须与数字地做好 AC_VREF引脚需要连接10UF和100nf两个滤波电容，其中100nf靠近 置，具体如图1-17所示。5.6Vpp，AC_OUTLAC_OUTR满幅输出幅度为2.5Vpp。路，具体如图1-21所示。−MICSpeaker−MICMIC，Speaker最好封−Speaker音腔开孔大小保证一定的面积比例即可，15%以上。一般来说音腔大，−MIC0.8~1.2mmMIC设计音腔，即保−MICSpeaker在机器内部漏音或者机器本身上面关于音频设计建议来自于终端部门的产品，而IPC的不同产品会有不同的结构和的一种参考，无法承诺基于此建议设计的产品能够满足什么要求，但我们认为该建议有助于IPCI2S

Hi3518EV20X1I2S接口，且I2SGPIO1_0GPIO1_6、UART1和图1-22和图1-23分别表示了“5线模式”I2S主模式和从模式的连接方式。AudiocodecI2SVIHi3518EV20X有一个多功能输入接口，支持对接ParallelCMOS、MIPI/LVDS/Hispi和BT.656/601、BT.1120格式的数据，管脚功能通过配置相应的Soc用户指南》VI接口的章节内容。−DVDD3318_SENSORSensorI/O−I/O1.8VSensor时，DVDD3318_SENSOR−DVDD3318_SENSORAVDD3318_MIPI1.8V−laneMIPI_D[0:3]（支持按照任意顺序）对接，MIPICLK不支持与数据lane进行乱序。−4LanesensorLane−DVDD3318_SENSORAVDD3318_MIPIDVDD3318_VI−12/10bitsensorD0～D11/D0~D9（12/10bit对−GPIO1_5GPIO1_4−对接VI接口。−GPIO0_6GPIO0_7−VI接口，对于剩余的VI信号配置为GPIO输出悬空即可。的VI信号配置为GPIO输出悬空即可。−GPIO0_6GPIO0_7CMOSsensorGPIO1_5GPIO1_4复用的行、场同GPIO1_0~GPIO1_6I/ODVDD3318_VIGPIO使用时，VI1-7DSsensorBT1120BT601BT656据Lane“3”pixelclkpixelpixelpixelBT1120BT601BT656据Lane“2”BT1120BT601BT656BT1120据Lane“1”BT1120BT601BT656BT1120BT601BT656据Lane“0”BT1120BT601BT656BT1120BT601BT656BT1120BT601BT656BT1120BT601BT656BT1120BT1120DSsensorBT1120BT601BT656BT1120BT1120BT1120VS信号BT1120HS信号BT1120BT601BT6011.8VIO电平1.8VBT1120式数据的IO电平一1.8VBT601式数据的IO电平一1.8VBT656式数据的IO电平一VOBT.656LCDRGB565输出，具体特性请参考《Hi3518EV20X/Hi3516CV200经济型HDIPCameraSoc用户指南》VO接口的章节内容。SDIO一个为独立的SDIO接口，支持SDXC卡且向下兼容。具体特性请参考《Hi3518EV20X/Hi3516CV200HDIPCameraSoc用户指南》SDIO接口的章节内3.3V−−TF卡时，SDIO0_CARD_DETECT4.7kΩ上拉电阻，SDIO0_CWPR信号必须外接4.7kΩ下拉电阻。Hi3518EV20XSDIOGPIO《Hi3518EV20X/Hi3516CV200经济型HDIPCameraSoc用户指南》设备章节SPII2CSDO1.8V3.3V；I2C1SPI1平只支持3.3V。选择合适的晶体；对计时精度要求较严格的产品，建议选择外置高精度RTC。具体特性请参考《Hi3518EV20X/Hi3516CV200HDIPCameraSoc用户指南》的章节内容。AudioRTC为了保证图像质量，SensorLDO供电。Sensor的模拟电源和PLL电源滤波处理需要重点关注。一般来说，Sensorcore电源电流较大，在设计时要考虑LDO的效率和散热。体请参考Hi3518EV20XDMEB1-81-9所示。CorePCB设计规则如下：Core电源使用平面（1A来设PinJ5/K5/K6/L6/L7/L814.7Uf、11UF1100nFPinE5/E6/E7/E8/E912.2UF21UF此处讲述的Hi3516CV200DDRDDR_I/O电源设计建议：Hi3518EV20XDDR_I/O电源管脚旁边需就近摆放去耦电容，另外，DDR_I/O电源通道上至少有一个10μF的对地滤波电容。块在TOP层使用尽量宽的走线直接与的DDR_VrefBALL连接供电，且电源−DDR_PLL电源设计时必须与其他电源使用磁珠（1KΩ@100Mhz）−DDR_PLL电源的去耦电容与其他的地共用地过孔 且地单独打孔到GND平面（不能与其他模块的地共用地过孔。IODVDD331DVDD33管脚处放置电源，3.3V电源电平偏差控制在5%以内Networkof1.1V靠近对应的管脚放置，去耦电容的地需要与其他模块特别是数字地进行（不能与其他模块的地共用地过孔与的AVSS_PLLball直接连接。内，差分阻抗控制在100Ω±10%。USBUSBPCB用磁珠（1KΩ@100Mhz）来USB模拟3.3V电源和单板数字3.3V电源，滤波电容就近放置，靠近AVDD33_USB和AVSS_USB管脚。ESDUSB接口上设计保护电路。电容组成π型滤波电路，具体如图2-8所示。去耦电容的地及的AVSS_ACBALL必须与其他数字GND做好，将其与其他GND网络共用过孔，具体如图2-8所示。量不换层，具体如图2-10所示。离，防止干扰，具体如图2-11和图2-12所示。皮。表层走线参考GND层，且与旁边的高速数字信号进行了。皮。表层走线参考GND层，且与高速数字信号进行。SDIO模块的低速信号线（Bottom层，黄色走线与绿色音频走线之间为音频包地过孔，通过如此PCB设计实现音频信号线包地过孔与其他高速信号线。SDIO模块的高速信号线通过音频模块的地过孔对音频形成干扰，将Bottom层的地铜皮删除以实现包地过孔与高速信号。VI−VIPCB设计要求，MIPI5对信号线走差分线（−VI1.8V3.3VVI数据线、行同步、场同步信号走线、SPI01.8V与3.3V电源不一致造成阻抗不匹配问题。−信号线，浅蓝色为Sensor的配置接口、复位和时钟信号线。

Hi3518E