计算机原理课件-存储器系统

计算机原理计算机原理*25.1存储器概述5.2随机读写存储器（RAM）5.3典型的存储芯片和译码芯片5.4存储器与CPU的连接

第五章存储器系统计算机原理*3存储器是用来存储微型计算机工作时使用的信息（程序和数据）的部件，正是因为有了存储器，计算机才有信息记忆功能。越靠近CPU的存储器速度越快而容量越小。CPUCache主存储器辅助存储器大容量存储器外存储器内存储器第五章存储器系统5.1存储器概述第五章存储器系统5.1存储器概述计算机原理*4一、存储器分类1、按存储介质和作用机理分类

⑴

磁存储器，主要有磁芯、磁带、磁盘、磁泡和磁鼓。

⑵

光存储器，只读式CD-ROM、可擦写光盘，还有一种介于磁和光之间的存储设备叫磁光盘（MO盘）。

⑶

半导体存储器，当前计算机系统的主存主要用半导体存储器。它由大规模集成电路制成，体积小、速度快、功耗低。2、按存取速度和在计算机系统中的地位分类

⑴

内部存储器：速度较快，容量较小，价格较高，用于存储当前计算机运行所需要的程序和数据，可与CPU直接交换信息，习惯上称为主存，又称内存。内部存储器通常和系统总线相连。又可细分为：第五章存储器系统5.1存储器概述计算机原理*5内部CACHE

在CPU内作为一个高速的指令或数据缓冲区。一级CACHE，二级CACHE均指内部CACHE。外部CACHE

通常制作在主板上，比主存储器的速度快，介于内部CACHE和主存之间的一个缓冲区。主存储器计算机系统主要使用的空间。要求速度快，体积小，容量大。

一般为半导体存储器。(2)外部存储器:通常是通过总线接口电路与系统总线相连。速度较慢，容量较大，价格较低，用于存放计算机当前暂时不用的程序、数据或需要永久保持的信息。如磁盘、光盘等。第五章存储器系统5.1存储器概述计算机原理*6二、半导体存储器1、按器件分类(1)双极性TTL电路:速度较快(10～50nS),集成度低,功耗大,成本高(2)MOS:NMOS和CMOS两种，现大量使用CMOS存储器，存储速度可达几纳秒。特点：集成度高(单片可达1Gb)、功耗小、成本低(3)电荷耦合器:速度快、但成本较高2、按存储功能分类(1)读写存储器

随机读写存储器(RAM,RandomAccessMemory)

可对任一单元进行读写，是计算机主存储器。62**系列

后进先出存储器(LIFOLastInFirstOut):寄存器、堆栈

先进先出存储器(FIFOFirstInFirstOut):寄存器、队列第五章存储器系统5.1存储器概述计算机原理*7(2)只读存储器（ROM,

ReadOnlyMemory）只能读（用特殊方法可写入），掉电信息不丢失，可作为主存储器存放系统软件和数据等。ROM可分为：固定ROM（掩膜ROM）由制造厂家固化内容，不可修改可编程只读存储器PROM由用户固化内容，但不可修改紫外线擦除只读存储器EPROM27**系列：2716、2732、2764，…27040电擦除只读存储器EEPROM、FLASHEEPROM（28**系列）：2817、28C64、28C256FLASH：29F010、29F020第五章存储器系统5.1存储器概述计算机原理*8读写存储器RAM

半导体存储器只读存储器

ROM

MOS

静态SRAM

掩膜

可编程序ROMPROM

可擦去可编程ROMEPROM

电可擦去可编程ROME2PROM双极性非易失

NVRAM

动态DRAM第五章存储器系统5.1存储器概述计算机原理*9三、存储器的性能指标1、存储器容量

存储器容量是指存储器可以容纳的二进制信息总量，即存储信息的总位（Bit）数。设微机的地址线和数据线位数分别是p和q，则该存储器芯片的地址单元总数为2p，该存储器芯片的位容量为2p×q。例如：存储器芯片6116，地址线有11根，数据线有8根则该芯片的位容量是：位容量=211×8=2048×8=16384位。存储器通常是以字节为单位编址的，一个字节有8位，所以有时也用字节容量表示存储器容量，例如上面讲的6116芯片的容量为2KB，记作2K×8，其中：1KB=1024B(Byte)=1024×8=8192位存储器容量越大，则存储的信息越多。目前存储器芯片的容量越来越大，价格在不断地降低，这主要得益于大规模集成电路的发展。存储器容量＝单元数×数据线位数第五章存储器系统5.1存储器概述计算机原理*102、存取速度

存储器的速度直接影响计算机的速度。存取速度可用存取时间和存储周期这两个时间参数来衡量。存取时间是指CPU发出有效存储器地址从而启动一次存储器读写操作，到该读写操作完成所经历的时间，这个时间越小，则存取速度越快。目前，高速缓冲存储器的存取时间已小于5ns。存储周期是连续启动两次独立的存储器操作所需要的最小时间间隔，这个时间一般略大于存取时间。3、可靠性

存储器的可靠性用MTBF(MeanTimeBetweenFailures)平均故障间隔时间来衡量，MTBF越长，可靠性越高，内存储器常采用纠错编码技术来延长MTBF以提高可靠性。第五章存储器系统5.1存储器概述计算机原理*114、性能/价格比

这是一个综合性指标，性能主要包括上述三项指标—存储容量、存储速度和可靠性。对不同用途的存储器有不同的要求。例如，有的存储器要求存储容量，则就以存储容量为主；有的存储器如高速缓冲器，则以存储速度为主。第五章存储器系统5.1存储器概述计算机原理*12一、分类MOS型RAM一般可分为：SRAM(静态RAM):使用触发器存储信息,速度快。如:62648k*8、6225632K*8、62010128K*8DRAM(动态RAM):使用电容存储信息,速度慢,因电容有漏电，所以需要定时刷新,DRAM的刷新是按行进行刷新的.计算机中的主存多以DRAM为主。计算机内存的两种常见形式：计算机上把内存芯片集成在一小条印刷电路板上，称为内存条。常见的有30线、72线、168线、200线。这是指内存条与主板插接时有多少个接点（又称金手指）SIMM：单列存储器模块。只将芯片做在电路板的一边DIMM：双列存储器模块。将内存芯片做在内存条两边，即电路板两边。第五章存储器系统5.2随机读写存储器（RAM）第五章存储器系统5.2随机读写存储器（RAM）计算机原理*13二、半导体存储器的组成一般由存储体、地址选择电路、输入输出电路和控制电路组成。1、存储体

存储体是存储1和0信息的电路实体，它由许多个存储单元组成，每个存储单元一般由若干位(8位)组成，每一位需要一个存储元件，每个存储单元有一个编号，称为地址。存储器的地址用一组二进制数表示，其地址线的根数n与存储单元的数量N之间的关系为：2n=N一个1K*1的存储器，具有1024个存储单元，每个单元为1位，共有1024个存储元件，由10根地址线和1根数据线构成。第五章存储器系统5.2随机读写存储器（RAM）计算机原理*142、地址选择电路

地址选择电路包括地址译码器和地址码寄存器。地址译码器用来对地址译码。设其输入端的地址线有n根，输出线数为N，则它分别对应2n个不同的地址码，作为对地址单元的选择线。这些输出的选择线又叫做字线。地址译码的方式有两种：⑴

单译码方式

它的全部地址码只用一个电路译码，译码输出的字选择线直接选中对应的存储单元，如下图所示。由10根线产生1024根存储单元选择线，每根线选中一个存储单元。这一方式需要的选择线数较多，只适用于容量较小的存储器。

第五章存储器系统5.2随机读写存储器（RAM）计算机原理*15A0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)读写控制电路地址译码器单译码方式第五章存储器系统5.2随机读写存储器（RAM）计算机原理*16⑵双译码方式（或称矩阵译码）

双译码方式如下图所示。它将地址码分为X与Y两部分，用两个译码电路分别译码。X向译码称为行译码，其输出线称为行选择线，它选中存储矩阵中一行的所有存储单元。Y向译码又称为列译码，其输出线称为列选择线，它选中一列的所有单元。只有X向和Y向的选择线同时选中的那一位存储单元，才能进行读写操作。由图可见，具有1024个基本单元的存储体排列成32×32的矩阵，它的X向和Y向译码器各有32根译码输出线，共64根。若采用单译码方式，则要1024根译码输出线。因此，双译码方式所需要的选择线数目较少，也简化了存储器的结构，故它适用于大容量的存储器。采用双译码方式时可将RAM看作一个矩阵，读数据时需给出行地址信号RAS(RowAddressSignal)和列地址信号CAS(ColumnAddressSignal)。通常先给RAS，再给CAS，经过一段时间延时，便可以在数据端读出数据。第五章存储器系统5.2随机读写存储器（RAM）计算机原理*17A0A1A2A3A4Y031-0Y31CEOEWED(I/O)读写控制电路行译码器0-00-3131-31A5A6A7A8A9X0X31列译码器双译码方式第五章存储器系统5.2随机读写存储器（RAM）计算机原理*18SRAM的基本电路NMOS静态RAM的存储器单元电路(1)T1,T2为开关管，T3,T4为负载管，导通电阻r3,r4>>r1,r2。T1T3和T2T4构成两个反向器按正反馈连接，构成触发器。(2)Xi高电平，T5,T6及其他与Xi相联的开关管导通，每一单元与数据线相连。Yi为高电平，T7,T8导通，此时仅有XiYi单元与外部数据线连通，可对该单元进行读写。AB第五章存储器系统5.2随机读写存储器（RAM）计算机原理*193、读写控制电路

读写控制电路包括读写放大器、数据寄存器（三态双向缓冲器）等。它是数据信息输入输出的通道。外界对存储器的控制信号有读信号RD、写信号WR和片选信号CS。第五章存储器系统5.2随机读写存储器（RAM）计算机原理*201、62256

－32K×8的CMOS静态RAM12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图输入LLL高阻HHL输入HLL输出LHL高阻××HD7~D0OEWECS62256工作表第五章存储器系统5.3典型的存储芯片和译码芯片第五章存储器系统5.3典型的存储芯片和译码芯片计算机原理*212、27256

－32K×8EPROM12345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14VCC27256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256逻辑图第五章存储器系统5.3典型的存储芯片和译码芯片计算机原理*223、74LS138－3/8译码器12345678910111213141516ABCG2AG2BG1Y7GNDY6Y5Y4Y3Y2Y1Y0VCC74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138原理图第五章存储器系统5.3典型的存储芯片和译码芯片计算机原理*23一、存储器与CPU连接时要考虑的问题1、存储器的容量

一个大的存储器系统有几十、几百M字节，一般要根据系统来定。对于嵌入式或用户自己做的应用系统，可根据实际需要来设计存储器的容量。2、存储空间的安排

微机内存包括ROM区和RAM区，它们都由许多芯片组成，所以要安排地址空间，即地址分配；每个存储器芯片还需要片选信号，这些信号如何产生等问题。3、CPU总线的负载能力

通常CPU总线的负载能力是一个TTL器件或20个MOS器件，当总线上接的器件很多，超过允许值时，应该在总线上加接缓冲器或驱动器，以增加CPU的负载能力。

第五章存储器系统5.4存储器与CPU的连接第五章存储器系统5.4存储器与CPU的连接计算机原理*244、CPU的时序和存储器速度之间的配合

CPU执行存储器读写指令都有固定的时序，为保证CPU读写存储器的准确性，存储器的速度必须与CPU匹配。二、8086存储器空间8086系统有20根地址线，16根数据线，寻址空间为1MB，采用存储器分体结构，偶地址数据由数据线低8位传送，奇地址数据由数据线高8位传送。奇、偶地址数据存取分别由BHE和A0控制(见下表)。CPU所能提供的信号线：

数据线D15～D0

地址线A19～A0

存储器或I/O端口访问信号M/IO RD读信号

WR写信号

BHE总线高字节有效信号第五章存储器系统5.4存储器与CPU的连接计算机原理*25BHEA0操作所用总线00从偶地址读/写一个字D15～D010从偶地址读/写一个字节D7～D001从奇地址读/写一个字节D15～D8从奇地址读/写一个字01读/写低字节D15～D810读/写高字节D7～D0BHE和A0控制读写一个字节/一个字第五章存储器系统5.4存储器与CPU的连接计算机原理*26三、存储器的连接例5.1由2片62256（32K*8RAM）组成64K*8RAM的8086计算机存储器系统连接。可采用两种方式：1、控制奇偶片的写使能WE说明：(1)地址信号A0-A19和BHE是8086CPU经锁存器8282或74LS373锁存后产生的信号。(2)数据总线D0～D15是8086CPU的AD0～AD15经8286或74LS245缓冲后产生的信号。(3)MEMR和MEMW在最小模式下由8086CPU的M/IO和RD、WR信号产生，在最大模式下由8288产生。

(4)IC0为偶地址存储器，其数据由数据总线低8位传送。IC1为奇地址存储器，其数据由数据总线高8位传送。由A0和BHE控制写信号实现奇偶地址写操作。

(5)A16～A19由74LS138译码选中存储器。第五章存储器系统5.4存储器与CPU的连接计算机原理*27第五章存储器系统5.4存储器与CPU的连接计算机原理*28IC0（偶）IC1（奇）A19A18A17A160000XX0000XX范围00000～0FFFFH00000～0FFFFH地址分配

A15～A0三种情况mov[2000h],

al

从偶地址开始写一个字节mov[2000h],ax

从偶地址开始写一个字mov[2001h],ax

从奇地址开始写一个字第五章存储器系统5.4存储器与CPU的连接IC0（偶）IC1（奇）A19A18A17A160000XX0000XX范围00000～0FFFFH00000～0FFFFH地址分配

A15～A0IC0（偶）IC1（奇）A19A18A17A160000XX0000XX范围00000～0FFFFH00000～0FFFFH地址分配

A15～A0计算机原理*292、控制奇偶片选CS第五章存储器系统5.4存储器与CPU的连接计算机原理*30四、8086系统存储器接口设计基本技术存储器地址译码电路的设计一般遵循如下步骤：(1)根据系统中实际存储器容量,确定存储器在整个寻址空间中的位置;(2)根据所选用存储芯片的容量，画出地址分配图或列出地址分配表;(3)根据地址分配图确定译码方法；常见的译码方式有：

全译码法

片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号。全译码的优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译码电路比较复杂。部分译码

用片内寻址外的高位地址的一部分译码产生片选信号。部分译码较全译码简单，但存在地址重叠区。线选法

高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。(软件上必须保证这些片选线每次寻址时只能有一位有效)也会造成地址重叠，且各芯片地址不连续。（4）选用合适器件，画出译码电路图。第五章存储器系统5.4存储器与CPU的连接计算机原理*311、全译码采用全地址译码方式，计算机的全部地址空间都可以使用例5.2用2片62256（32K*8RAM）和2片27256（32K*8EPROM）组成8086计算机存储器系统。要求EPROM的起始地址为F0000H，RAM的起始地址为00000H，使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围。说明:(1)用2片74LS138（三-八译码器）对8086计算机系统的高四位地址进行译码，译出16个存储区域。(2)由A0和BHE与MEMW信号组合产生写选通。A19A18A17A16范围IC0（偶）IC1（奇）0000000000000～0FFFFH00000～0FFFFH地址分配A15～A0IC2（偶）IC3（奇）11111111F0000～FFFFFHF0000～FFFFFHX～XX～XX～XX～X第五章存储器系统5.4存储器与CPU的连接A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D06225662256IC0IC1ABA14A13A12A11A