数电数字逻辑

数字逻辑A2021/7/1GUET

School

of

Information

&Communications1主讲：信息与通信学院李秀东(讲师）第四章

组合逻辑电路2021/7/1GUET

School

of

Information

&Communications24.14.24.34.44.5概述组合逻辑电路分析方法和设计方法若干常用的组合逻辑电路采用MSI设计组合逻辑电路组合逻辑电路中的竞争-冒险现象4.1概述2021/7/1GUET

School

of

Information

&Communications3数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路：－－电路无记忆功能①从逻辑上讲，组合电路在任一时刻的输出状态仅由该时刻的输入状态决定，而与过去的输入状态无关。②从电路结构上讲，组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。输入变量输出变量举例ABCISCO组合逻辑电路举例任何时刻，S、CO的取值只与A、B和CI取值有关，与电路过去的工作状态无关。电路全部由逻辑门构成，且不存在反馈2021/7/1GUET

School

of

Information

&Communications4…an组合逻辑电路…a1y1ymy1

=

f1

(a1

,

a2

,,

an

)y2

=

f

2

(a1

,

a2

,,

an

)ym

=

fm

(a1

,

a2

,,

an

)向量函数形式:Y=F(A)逻辑功能的描述：逻辑图、函数式或真值表均能描述组合逻辑电路，这里用函数式说明：CO

=

(

A

¯

B)CI

+

ABS

=

(

A

¯

B)

¯

CIABCISCO输入变量输出变量2021/7/1GUET

School

of

Information

&Communications54.2

组合逻辑电路分析与设计方法组合逻辑电路的分析通常采用代数法，一般按照以下步骤进行：根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出输出端的逻辑函数表达式；化简输出函数表达式，列出真值表；进行逻辑功能描述。一、分析方法组合逻辑电路分析：根据给定的逻辑电路图，归纳出该逻辑电路的逻辑功能。逻辑图

函数式或真值表2021/7/1GUET

School

of

Information

&Communications6例4-1分析图所示的组合逻辑电路。Y1

=

ABD

•ABC

•

ABCY0

=ACAB①逐级写出逻辑式Y2

=

ACD

•

AB2021/7/1GUET

School

of

Information

&Communications78Y1

=

ABD

•ABC

•

ABCY0

=ACAB①逐级写出逻辑式Y2

=

ACD

•

AB=

ACD

+

AB=

ABD

+

ABC

+

ABC=

AC

+

AB③列出真值表②将逻辑式化简或变换ABCD0001

11

100001111011111ABCD00

01

11

100001111011111AB102021/7/1GUET

School

of

Information

&CommunicationsCD00

01

11

10000111111111Y2Y1Y021/7/1GUET

School

of

InformnsCommunicatio9③列出真值表CDAB

00

01

11

100001Y2

11

1

1

1

110

1CDAB

00

01

11

1000Y1

01

1

11110

1

1

1CDAB

00

01

11

1000

1

1

1

101

1

1Y0

11ation

&

10ABCDY2Y1Y000000001001000110100010101100111100010011010101111001101111011111111111111111111111213142015678910012345④逻辑功能描述用于判断输入的四位二进制数值的范围：0~5：6~10：Y0=1Y1=111~15：

Y2=1二、设计方法所谓的组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实现这一逻辑关系的最佳逻辑电路。逻辑功能

逻辑图真值表

函数式工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：①所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最少。这样的电路称“最小化”电路。②满足速度要求，应使级数最少，以减少门电路的延迟。③功耗小，工作稳定可靠。2021/7/1GUET

School

of

Information

&Communications10组合逻辑电路设计步骤如下：2021/7/1GUET

School

of

Information

&Communications11①找出输入、输出逻辑变量逻辑抽象，列出真值表。②编码：定义变量值“0”“1“含义③由输入输出的因果关系写真值表写出逻辑函数式。选定器件类型。小规模集成门电路;常用集成组合电路；可编程逻辑器件；将逻辑式化简或作适当变换使用集成门电路，如不限种类时，化为最简形式；如限制种类，要变换成与器件相适应的形式。画出逻辑图。[例4-2]设计一个监视交通信号灯工作状态的逻辑电路。当发故障时，发出故障信号，提醒维护人员前去修理正常工作状态交通信号灯的正常工作状态和故障状态R

A

GR

A

GR

A

G故障状态R

A

GR

A

GR

A

GR

A

GR

A

G红黄绿2021/7/1GUET

School

of

Information

&Communications12解：1.进行逻辑抽象根据题意可列出真值表。RAGZ00010010010001111000101111011111取红、黄、绿三盏灯的状态为输入变量，分别用R、A、G表示，灯亮时为1，不亮时为0。取故障信号为输出变量，以Z表示，并规定正常工作状态下Z为0，发生故障时Z为1。2.逻辑函数式Z

=

RAG

+

RAG

+

R

AG

+

RAG

+

RAG2021/7/1GUET

School

of

Information

&Communications133.选定器件类型为小规模集成门电路。4.化简逻辑函数。Z

=

RAG

+

RAG

+

R

AG

+

RAG

+

RAGAGR000111100111111Z

=

RAG

+

AG

+

RG

+

RA2021/7/1GUET

School

of

Information

&Communications145.画出逻辑电路图。GZ例4－2的逻辑图之一Z

=

RAG

+

AG

+

RG

+

RARA2021/7/1GUET

School

of

Information

&Communications15用与-非门和反相器实现GZ例4－2的逻辑图之二Z

=

RAG

+

AG

+

RG

+

RA=

RAG

•AG

•RG

•RARA2021/7/1GUET

School

of

Information

&Communications16用与或非门和反相器实现AGR000111100111111Z

=

RAG

+

RAG

+

R

AGZ

=

RAG

+

RAG

+

R

AG例4－2的逻辑图之二2021/7/1GUET

School

of

Information

&Communications17例4-3

人类有O、A、B、AB４种基本血型，输血者与受血者的血型必须符合图示原则。试用与非门设计一血型关系检测电路，用以检测输血者与受血者之间的血型关系是否符合图示关系，如果符合，输出为1，否则为0。依题意：输血者的血型和受血者的血型都是输入变量，二者之间的关系是否符合上述原则为输出函数L。编码：血型有四种取值，要区分开需2位二进制编码，则共有4个输入逻辑变量。输血者

受血者O

OA

AB

BAB

AB2021/7/1GUET

School

of

Information

&Communications18解:

(1)依题意，以CD代表输血者血型，EF代表受血者血型，作以下编码2021/7/1GUET

School

of

Information

&Communications19血型输血者受血者C

DE

FO0000A0101B1010AB11112021/7/1GUol

of

Information

&nicationsT

SchoCom20真值表:CDEFL000010001100101001110100001011011000111110000100101010110111110001101011100111E11

mu01

1000011110111101CD00(2)由真值表得K图并化简得EF0010001

11110L

=

CD

+

EF

+

CF

+

DEO00A01B10AB11(3)

将最简与－或表达式变换为与非－与非式，画逻辑图。L

=

CD

•EF

•CF

•DE2021/7/1GUET

School

of

Information

&Communications21例4-4：某工厂有三条生产线，耗电分别为1号线10kW，2号线

20kW，3号线30kW，生产线的电力由两台发电机提供，其中1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。2021/7/1GUET

School

of

Information

&Communications22解：①逻辑抽象输入变量：1～3号生产线以A、B、C表示，生产线开工为1，停工为0；输出变量：1～2号发电机以Y1、Y2表示，发电机启动为1，关机为0；输入输出ABCY1Y20000000101010100111110010101011100111111逻辑真值表1

1A01

1

100

01

11

10A0100

01

11

10Y1

BC

Y2

BC1

1111Y2

=

C

+

ABY2

=

C

AB与或式：Y1

=AB

+BC

+ABC=

AB

BC

ABC2021/7/1GUET

School

of

Information

&Communications23与非－与非式：Y1②逻辑函数式Y1

=

ABC

+

ABC

+

ABC

+

ABCY2

=

ABC

+

ABC

+

ABC

+

ABC

+

ABC③选取集成门电路④卡诺图化简⑤逻辑电路图与非－与非式与或式2021/7/1GUET

School

of

Information

&Communications244.3

常用若干组合逻辑电路2021/7/1GUET

School

of

Information

&Communications25由于实际的逻辑问题层出不穷，解决这些问题的逻辑电路也不胜枚举。在这些逻辑电路中，有些逻辑电路是经常、大量出现在数字系统中使用，包括编码器、译码器、数据选择器、加法器、和奇偶校验等。为了方便起见，将这些电路制成中等规模集成电路或小规模集成电路。下面分别介绍这些电路的工作原理：编码器、译码器、数据选择器、加法器、比较器4.3.1

编码器完成编码功能的电路称为编码器。编码器分普通编码器和优先编码器。根据编码的概念，编码器的输入端子数N和输出端子数n应该满足关系式：N≤2n。１．概念编码：用二进制代码表示信号、事物等过程称为编码。能X/Y……图4-3-7

编码器通用逻辑符号Nn待编码信号二进制代码2n

=N

——全编码2021/7/1GUET

School

of

Information

&Communications262n

>

N（8线-3线编码器）——部分编码

（10线-4线编码器）８线－３线编码器I0I1I2I3I4I5I6I72021/7/1GUET

School

of

Information

&Communications27Y0Y1Y2输入：I0～I7

8个高电平信号，2

1

0输出：3位二进制代码Y

Y

Y。故也称为8线－3线编码器。2.普通编码器在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。三位二进制普通编码器3位二进制编码器的真值表76542+

I

+

I+

IY

=

IY1

=

I

2

+

I

3

+

I

6

+

I

7Y0

=

I1

+

I

3

+

I

5

+

I

7逻辑表达式：(利用无关项化简)I0I17I10I20I30I40I50I600Y20Y10Y0001000000001001000000100001000001100001000100000001001010000001011000000001111II1

2

345I

I

I6I7IY2Y1Y03位二进制编码器2021/7/1GUET

School

of

Information

&Communications282021/7/1GUET

School

of

InforCommunicationation

&s293．优先编码器优先编码器：允许同时在n个输入端有多个输入信号有效，编码器按输入线编号的大小来排列优先级，只对同时输入的多个信号中优先权最高的一个进行编码。设I7的优先级别最高，I6次之，依此类推，I0最低。3位二进制优先编码器的真值表I7I10I6·I5·I4·I3·I2·I1··Y21Y11Y0101······110001·····1010001····10000001···011000001··0100000001·00100000001m0002021/7/1GUET

School

of

Information

&Communications30

0

7

7

6

5

7

6

5

4

3

7

6

5

4

3

2

1=

I7

+

I6I5

+

I6I4I3

+

I6I4I2I1Y

=

I

+

I

I

I

+

I

I

I

I

I

+

I

I

I

I

I

I

I=

I7

+

I6

+

I5I4I3

+

I5I4I2Y

=

I

+

I

I

+

I

I

I

I

I

+

I

I

I

I

I

I1

7

7

6

7

6

5

4

3

7

6

5

4

3

2=

I7

+

I6

+

I5

+

I4Y2

=

I7

+

I7I6

+

I7I6I5

+

I7I6I5I4逻辑表达式：4、集成8线-3线优先编码器74LS148(1)、外引线排列图GND74LS14816151413121110912345678VCCI4I5I6I7

S

Y2Y1YSYexI3I2I1I0Y0(2)、引出端符号I0~I7：信号输入端YS：选通输出端YEX：优先扩展输出端加反号表示低电平有效。2021/7/1GUET

School

of

Information

&Communications31Y2、Y1、Y0：编码输出端

S：选通输入端；（使能端；片选端）SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX100·1··1··1··1··1··1··1··101101101101011100······01001100·····011010100····0111011100···01111100100··011111101100·01111111101000111111111110(3)功能表功能说明：①S：使能端是低电平有效；②YS：当编码器工作且无编码请求时为低电平。③YEX：当编码器工作且有编码请求时为低电平。④所有的输入中，

I7

的优先级别最高；

I0

最低。2021/7/1GUET

School

of

Information

&Communications32功能说明：①S：使能端是低电平有效；②YS：当编码器工作且无编码请求时为低电平。③YEX：当编码器工作且有编码请求时为低电平。④所有的输入中，

I7

的优先级别最高；

I0

最低。GND74LS14816151413121110912345678VCCI7I4I5I6

SY2Y1YexI3I2I1I0YSY0使芯片正常工作的连接方式：5V2021/7/1GUET

School

of

Information

&Communications335、74LS148的级联扩展74LS148I7

…………

I1

I0Y2

Y1

Y0YEXYSS16线-4线优先编码器A15A0………………YSSZ3

Z2

Z1

Z0

YEX需要解决的问题：(1)、输入的问题

(2)、优先权的问题

(3)、输出的问题

(4)、扩展端的问题例：试用两片74LS148接成16线－4线优先编码器，将A0～A1516个输入信号编为二进制编码Z3Z2Z1Z0=0000～1111。其中A15的优先权最高，A0的优先权最低。2021/7/1GUET

School

of

Information

&Communications34需要用2片74LS148及必要的门电路A1A0A7

…………第2片为低位片，输入A0A7~(1)、输入的问题：第1片为高位片，输入A8A15~A9A8A15

…………74LS148（2）Y2

Y1

Y0YEXSI7YS…………I1

I0

低位74LS148（1）Y2

Y1

Y0YEXYS高位SI7…………

I1

I02021/7/1GUET

School

of

Information

&Communications35A1A0A7

…………74LS148（2）Y2

Y1

Y0YEXYS低位SI7…………

I1

I0YS高位A9A8A15

…………74LS148（1）Y2

Y1

Y0YEXSI7…………

I1

I0A15(2)、优先权的问题：的优先级别最高；A0最低。148(1)有编码输入时，148(2)编码输入无效；148(1)无编码输入时，148(2)编码输入有效。将148(1)的YS

与148(2)的S2021/7/1GUET

School

of

Information

&Communications36连接起来。2021/7/1&GUET

School

of

InformationCommunications37A1A0A7

…………74LS148（2）Y2

Y1

Y0YEXYS低位SI7…………

I1I0YS高位A9A8A15

…………(3)、输出的问题：SY2

Y1

Y0

YEX74LS148（1）I7

…………

I1

I03Z

=1Z3=0Z2Z1Z0芯片工作情况对应输入情况Z3Z2Z1Z0148(1)有编码148(2)被禁止YEX=0(1片）A15

~

A8有编码输入1111::

::

::1000148(1)无编码148(2)有编码YEX=1（1片）A15

~

A8无编码输入A7

~

A0有编码输入0111::

::

::0000Z3YEX148(1)的使能端S作为16线-4线编码器的使能端。148(2)的选通输出端YS作为16线-4线编码器的选通输出端。148(2)和148(2)的扩展输出端相与后作为16线-4线编码器的优先扩展输出端。A7

…………74LS148（2）Y2

Y1

Y0YEXYS低位SI7…………

I1I0YS高位A9A8

A1A0A15

…………(4)、扩展端的问题：SY2

Y1

Y0

YEX74LS148（1）I7

…………

I1

I0Z2Z1Z0Z32021/7/1GUET

School

of

Information

&Communications384.3.2

译码器2021/7/1GUET

School

of

Information

&Communications39概念：译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，并给出相应的输出信号。具有译码功能的逻辑电路称为译码器。常用译码器：

二进制译码器；二－十进制译码；显示译码;一、二进制译码器3线-8线译码器2A1AA0Y0Y1Y2Y3Y4Y5Y6Y73位二进制（3线–8线）译码器的框图二进制译码器的输入是一组二进制代码，n位输出是一组与输入代码一一对应的高、低电平信号。2n输入信号输出信号2021/7/1GUET

School

of

Information

&Communications40000A1A2用二极管与门阵列组成的3线–8线译码器。A0VCCY7Y6Y5Y4Y3Y2Y1Y0··

···

··

···

····

··

··

···

···

··

·

·

···

· ·

··

·

·

····

··

···

··2021/7/1GUET

School

of

Information

&Communications41···

···

···

·用二极管与门阵列组成的3线–8线译码器。100A0A1A2VCCY7Y6Y5Y4Y3Y2Y1Y0·2021/7/1GUET

School

of

Information

&Communications42·

···

··

···

····

··

··

···

···

··

·

·

··

· ·

··

··

···用二极管与门阵列组成的3线–8线译码器。010A0A1A2VCCY7Y6Y5Y4Y3Y2Y1····Y02021/7/1GUET

School

of

Information

&Communications43·

···

··

···

····

··

··

···

···

·

·

··

··

· ·

··

·

·

···

··

··

···

··用二极管与门阵列组成的3线–8线译码器。110·

···

·

·

·A0A1A2VCCY7Y6Y5Y4Y3Y2Y1····Y02021/7/1GUET

School

of

Information

&Communications44·

···

··

···

····

··

··

··

···

··

· ·

··

·

·

··

···

·用二极管与门阵列组成的3线–8线译码器。001··

· ·

·A0A1A2VCCY7Y6Y5Y4Y3Y2Y1····Y02021/7/1GUET

School

of

Information

&Communications45·

···

··

···

··

····

··

···

·

·

··

··

·

·

···

··

··

···

·用二极管与门阵列组成的3线–8线译码器。101·

···

··

··

·101··

· ·

·A0A1A2VCCY2Y1Y3Y4Y5Y6Y7····Y02021/7/1GUET

School

of

Information

&Communications46·

···

··

···

····

·

·

··

··

·

·

···

··

···

·用二极管与门阵列组成的3线–8线译码器。011A0A1A2··

··

··

···

··

··

······

· ·

·VCCY2Y0Y1Y3Y4Y5Y6Y7·2021/7/1GUET

School

of

Information

&Communications47·

···

····

·

·

··

··

·

·

···

··

····用二极管与门阵列组成的3线–8线译码器。111A0A1A2·

···

··

···

··

··

···

··

··

······

· ·

·VCCY2Y0Y1Y3Y4Y5Y6Y7·2021/7/1GUET

School

of

Information

&Communications48·

·

·

··

··

·

·

···

··

·3位二进制译码器的真值表输入输

出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000优点：二极管与门阵列存储器比较简单。缺点：输入电阻较低，输出电阻较高，输出的高、低电平信号发生偏移。通常只用在一些大规模集成电路内2021/7/1GUET

School

of

Information

&Communications49输入信号输出信号控制端••••G1G2G3G4G5G60一些中规模集成电路译码器中常用三极管集成门电路G0

Y1Y2Y3Y4Y5Y6Y7SGSS1A0A1A2S

2S3用与非门组成的3线-8线译码器G7

YSchool

o7f

4InLfoSr1m3a8tion

&Communications2021/7/1GUET50••••G1G2G3G4G5G60G0

Y当S=1时

1Y

2Y3Y4Y5Y6Y7SGSS1A01AA2S

2S3用与非门组成的3线-8线译码器

74LS138G7

YY0

=

A2

A1

A0

=

m0Y1

=

A2

A1

A0

=

m12Y2

=

A2

A1

A0

=

mY3

=

A2

A1

A0

=

m34Y4

=

A2

A1

A0

=

mY5

=

A2

A1

A0

=

m5Y6

=

A2

A1

A0

=

m6Y7

=

A2

A1

A0

=

m7Y

i

=

mi

=

Mi2021/7/1GUET

School

of

Information

&Communications51S1

S2+

S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××111111110××××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110表4-3-6

3线-8线译码器功能表选通信号，高电平有效。选通信号，低电平有效。译码器被禁止译码器工作Yi

=

mi2021/7/1GUET

School

of

Information

&Communications52输入端使能端输出

集成3线-8线译码器74LS138（1）外引线排列图数

据

输

出（2）逻辑功能示意图12

345

6

7

816

1511

10

9SA7Y14

13

1274LS138VCC

Y0Y1

Y2

Y3

Y4

Y5Y63

2

1S

S0

1A2AGND74LS138Y1Y0Y2

Y3

Y4

Y5

Y6

Y7S

2

S1S

3A0

A1

A22021/7/1GUET

School

of

Information

&Communications53iiY

=

m3线-8线译码器扩展例：试用两片3线－8线译码器74LS138组成4线－16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Z0～Z15。解：①输出信号Y0

Y1

Y2

Y3

Y4S

2

S1S

3A0

A1

A274LS138（2）Y0

Y1

Y2

Y3

Y4Y5

Y6

Y7S

3A0

A1

A274LS138（1）

低位高位S

2

S1Z1Z0Z2

Z3

Z4Z5

Z6

Z7Y5

Y6

Y7Z9

Z10Z8Z11

Z12Z13

Z14

Z152021/7/1GUET

School

of

Information

&Communications54②输入信号和级联问题D3D2

D1

D0Z0～Z7Z8～Z150000片（1）工作译码1111000片（2）工作译码111Y0

Y1Y2

Y3

Y4

Y5

Y6

Y7S

2

S1S

3A0

A1

A274LS138（2）Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7S

3A0

A1

A274LS138（1）

低位高位S

2

S1D0

D1

D2D31Z1Z0Z2

Z3

Z4

Z5

Z6

Z7Z8Z9

Z10

Z11

Z12Z13

Z14

Z152021/7/1GUET

School

of

Information

&Communications55二进制译码器的应用很广，典型的应用有以下几种：①实现存储系统的地址译码；②实现逻辑函数；③带使能端的译码器可用作数据分配器。2021/7/1GUET

School

of

Information

&Communications56二、二－十进制译码器A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011111111110111000111111110110011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111表4-1-7

4线-10线译码器真值表无效输入状态。74LS42A3A2A1A00YY

9图4-3-15

4线-10线译码器逻辑符号……………Yi

=

mi2021/7/1GUET

School

of

Information

&Communications57三、显示译码器2021/7/1GUET

School

of

Information

&Communications58驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并直观地显示出来的电路，称为显示译码器。为了能以十进制码直观地显示数字系统的运行数据，常用七段字符显示器也称做七段数码管。目前被广泛应用常见的七段字符显示器有：半导体数码管和液晶显示器。1.工作原理优点：亮度高，响应时间短；缺点：工作电流大。D.P5432109

871，6abcdefg公共阴极D

.Pabcde

fg公共阳极VCC发光二极管LED(Light

Emitting

Diode)a

b

c

d

e

f

g图4-3-18

七段字形abcdefgD.P2021/7/1GUET

School

of

Information

&Communications59液晶显示器（Liquid

Crystal

Display，简称LCD）优点:功耗极小。缺点:亮度很差，响应速度较低。玻璃盖板透明电极反射电极液晶分子符号结构A=0

时显示器不工作。A=1

时显示器工作。vIA驱动电路2021/7/1GUET

School

of

Information

&Communications602.显示代码概念a

b

c

d

e

f

gafg

be

cd11110119的显示代码字型2021/7/1GUET

School

of

Information

&Communications61a显示代码b

c

d

e

f

g11111100110000110110111110010110011101101110111111110000111111111110113.集成显示译码器74LS48（BCD七段显示译码器）A016151413121110974LS48LTA1

1A2

2345678GND3AVCCYfYgYabYYCYd

YeRBIBI

/RBO输出：接七段数码显示器输入输入（1）外引线排列图2021/7/1GUET

School

of

Information

&Communications62只要

BI

/

RBO

=

0，Ya~

Yg全0，用于将数码管熄灭。（2）功能说明：①输入A0

~

A3为8421BCD码；②输出Ya

~

Yg，高电平有效；③附加功能：灯测试输入LT:LT

=

0；且

BI

/

RBO

=

1时，不管A3

A2

A1

A0为何值，Ya

~

Yg全部为高电平，用于检测数码管各段是否正常。灭零输入

RBI:RBI

=

0;

LT

=

1；且A3

A2

A1

A0

=

0000时，Ya

~

Yg全0，BI/RBO=0;用于将无效的零熄灭。灭灯输入/灭零输出BI

/RBO

:灭零输出

RBO

=

0，表示已将本应显示的无效的0熄灭。2021/7/1GUET

School

of

Information

&Communications6374LS48A2A1A0A3LTYgBI

/

RBORBIYfYaYbYcYdYe1kW

·7VCC1（3）74LS48驱动BS201的连接方法

BS201是共阴极的七段数码管2021/7/1GUET

School

of

Information

&Communications64（4）多位数码显示系统的灭零控制。7448RBI

RBOag7448RBI

RBOag7448RBI

RBOag7448RBO

RBIag7448RBO

RBIag小数点7448RBO

RBIag1

1有灭0控制的6位数码显示系统连接方法：在整数部分将高位RBO与低位的RBI相连，保证高位为0时，低位才能有灭零请求，否则就应该保留。在小数部分将低位RBO与高位的RBI相连，保证低位为0时，高位才能有灭零请求。2021/7/1GUET

School

of

Information

&Communications65数据选择器又称多路选择器(Multiplexer,简称MUX)。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。如四选1数据选择器如图：4.3.3

数据选择器输入数据输出数据A1A0地址输入A1

A0Y00D001D110D211D32021/7/1GUET

School

of

Information

&Communications66一、双4选1数据选择器74HC153数据输入端地址代码输入端控制端输出端1YY2A1A012DD13D20D21D22D23S1D10D11

S2TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1TG1双4选1数据选择器74HC1532021/7/1GUET

School

of

Information

&Communications671YD1112DD13S1¢

TG11TG1A1

A0Y100D1001D1110D1211D130

A00

A1D10

√×TG1√TG×√TG1×TG1Y1

=

A1

A0D10

+

A1A0D11

+

A1

A0D12

+

A1A0D13

=

mi

D1iY2

=

A1

A0D20

+

A1A0D21

+

A1

A0D22

+

A1A0D23

=

mi

D2i2021/7/1GUET

School

of

Information

&Communications68Y1的表达式？二、8选1数据选择器CT54S151/CT74S151SA2A1A0YY1×××010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D7表4-3-12

8选1数据选择器真值表MUXSA0A1A2D0D1D2D3D4D5D6D7201234567

0G

7YY图4-3-30

8选1数据选择器逻辑符号EN02021/7/1GUET

School

of

Information

&Communications698选1数据选择器的逻辑表达式：D4

(A2

A1

A0

)

+

D5

(A2

A1

A0)

+

D6

(A2

A1

A0

)

+

D7

(A2

A1

A0

)Y

=

D0

(A2

A1

A0

)

+

D1

(A2

A1

A0

)

+

D2

(A2

A1

A0

)

+

D3

(A2

A1

A0

)

+CT54S151/CT74S151是互补输出的8选1数据选择器。7Y

=

mi

Dii=0MUXSA0A1A2D0D1D2D3D4D5D6D7201234567

0G

7YY图4-3-30

8选1数据选择器逻辑符号EN02021/7/1GUET

School

of

Information

&Communications70三、数据选择器的功能扩展图4-3-31

由CT74153双4选1数据选择器组成8选1数据选择器合理地利用数据选择器的选通端，可以实现功能扩展。双4选1数据选择器扩展为8选1数据选择器D4D5D6D71DD2D3D13D20D21D22D232Y21Y74HC153S

A1

A01D10D11D12YG21G2D0A0A1A12021/7/1GUET

School

of

Information

&Communications71S¢S2¢

S4.3.4

加法器S

＝AB

+

AB

＝

A⊕BCO＝ABABSCO0000011010101101半加器真值表两个二进制数之间的算术运算（加、减、乘、除），目前在数字计算机中都是化作若干步加法运算进行的。加法器是构成算术运算器的基本单元。一、一位加法器①半加器：不考虑低位进位将两个一位二进制数A和B相加。逻辑表达式：ABSCO逻辑图2021/7/1GUET

School

of

Information

&Communications72②全加器：需考虑低位进位将两个一位二进制数A和B相加。全加器真值表S

=

ABCI

+

ABCI

+

ABCI

+

ABCI=

(

AB

+

AB)CI

+

(

AB

+

AB)CI=（A

¯

B）CI

+

(

A

¯

B)CI=

A

¯

B

¯

CI全加和CO

=

ABCI

+

ABCI

+

ABCI

+

ABCI=

AB

+(AB

+

AB)CI=

AB

+(A¯

B)CI=