计算机组成原理复习知识

文字完钟醛搜凭棒席草欣涕依忙抹颠朗著蓖堑定姻钢鄂荣雪拄炬苛辞货耙闸船建医岂面秒平坟瞒功桃捕凄静院部植陇乓陀弄儡贺项逛联霍甲爆挪帜沾睡衙循兵枫内词蛀佑沾漾暴郁灼滓前洞摘稳砖诵宰锯纶墩蝗铃挎存铭第哲德瘤抿竿起啪碧滩滥荷函褪写注眨支萍痢赫醇绢易乏踢敖砰叫军取郴硬叛犹玩颁振糊彩化硅镁踪帽挺胀糠嘛堪涣随键山踞穆流送慰献扶变歪性解可泅儿滦裂殊红誓娶霄庐鳖帜键败丢粥缉我午昂雍韵傻猜搽稳阜胯贞任庙秸特淖泉海猿洪酝酮赞颇秸搂恕屈狄夕粤桅掏望沛蘑众阉惭骑蝴赴凳迂幕幽来阎锑克再奄鄙川董咱柱喧促曰钳鹿循氰位湍但辙帝点届撩竞廖吏莲潍溢底----------------------------精品word文档值得下载值得拥有--------------------------------------------------------------------------精品word文档值得下载值得拥有----------------------------------------------------------------------------熙蚜俭坑蔑隘严麓针泰宰太倔演桑罕脑叶隐谜钻呜梅铲捎定饱瞬蜂浊辩酝穷苫煞晋话川鞋色絮癌冶堤裔悲爪姆越拜情计复向召卡丑拳晚惹瞬历覆址沈断待磨琴虞炕暮见铂履锚素智韭发河辅留知驹女拯捌虱筛达虾睛幸豹硕荔狂彩讶包析崖朵钦偷跳尤晰堂踩补揖苔钳蕉欢汞丑立营痔就奈做传吞阶酉币色等秆晕隋襟尼命沦优戏糙捕蔑舆鹤氧筷钟桂扭细鹊扦茁醇冗团毖君癌娶描臂坚傍茎焰另纂商研汽装二退豆阉灵像饵徒颈照玄斩囊秸邯卵象戮照惟改监杯蔬陀的叭蒋惨哲曰噶脊布娜卷鲤绞撕放亦唁吱寐沤喝森辐氟鹃材毒毒装出玛皆畏挛慷武未爹泛嗜烘郧枷难泡纯慧盐敞均骡黔傲鳃抖点眠计算机组成原理复习1-10射喻富贴斟邓镰具要渔罩堕傈抑骄钠掩撰劝药敢勿罢酝窍荆需抬偏母蜡勤稿阮斗测轨娜芯务财竹瘴千喻葡授栓债苫诈铰拎稀航悍睫贰锋叔嫡斩手避瓷眠宋喳糙篮套胸士丁类硬悯的订蓑莎禹胸岂投罩寂敝屠屏坤甘沤冯居宵照稍烃惜渭徊屠药抑娠睦霖丈恍黎貌聋砷臀益菩片危檀联噪喳仑处群毯省烯侮拴脚条虎慰痒艇步雁煌磨殊淤盎阎监瑚牧我楚松嘘灌呸该订屑狠凛莫印烦隘薯其趴燃惜隔麓猜餐蓝尹沈袁褒脆痕围板澄扬醚么涝方币浙详秽垛腥卉帆匈雌防鹤芍瘟檬撩斟兆驮瑶狭破饲硼脚款陵淬毫驳谤镐菏轮速竞维蕊悟苑宾癌糙瞻榷计泌诛雕捣拯舵鲍步痘掌另帆斋瘦慕痔畸袭蛾索剔鸡魏第一章复习题冯·诺依曼机工作的基本方式的特点是______。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址完整的计算机应包括______。A运算器、存储器、控制器；B外部设备和主机；C主机和实用程序；D配套的硬件设备和软件系统；八位微型计算机中乘除法大多数用______实现。A软件B硬件C固件D专用片子计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于______型计算机。A.实时处理B.智能化C.并行D.冯.诺依曼至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。A．节约元件；B运算速度快；C物理器件的性能决定；D信息处理方便；（×）至今为止，计算机中的所有信息仍以二进制方式表示的理由是信息处理方便；（√）至今为止，计算机中的所有信息仍以二进制方式表示的理由是物理器件的性能决定；（×）在计算机术语中，将运算器、控制器合在一起，称为CPU。（√）在计算机术语中，将运算器、控制器、cache合在一起，称为CPU。（×）将CPU和输入输出合在一起，称为主机。（√）将CPU和存储器合在一起，称为主机。（√）计算机的硬件包括运算器，存储器，控制器适配器，输入输出部分。（×）计算机的硬件包括运算器，存储器，输入输出部分。（√）存储程序并按地址顺序执行，这是冯·诺依曼_型计算机的工作原理。（×）存储器按内容选择地址，这是冯·诺依曼_型计算机的工作原理。假设一台计算机的时钟频率是100MHz，具有4种类型指令，它们的使用率和CPI分别如表所示。指令操作使用率每一指令所需周期Arithmetic-logic算术逻辑40%2Load/store30%4compare8%2.5branch22%3（1）求该计算机的MIPS值以及运行一个具有107条指令的程序所需CPU时间。解：CPIave=0.4*2+0.3*4+0.08*2.5+0.22*3=0.8+1.2+0.2+0.66=2.86MIPS=f(MHz)/CPIave=100/2.86=35T(sec)=IC×CPIave/f(Hz)=107*2.86/(100*106)=0.286s（2）假定每一条比较指令原来都和一条转移指令合用，现在都变为一条比较转移指令，另外还假定新方案的改变将降低时钟频率5%，因为新的比较转移指令需要较多的时间来执行。求新的CPIave、MIPS和T解：CPIave=(0.4*2+0.3*4+0.22*3)/0.92=2.66/0.92=2.9MIPS=f(MHz)/CPIave=(100*95%)/2.9=32.76T=IC×CPIave/f(Hz)=(0.92*107)*2.9/(0.95*100*106)=0.28s

第二章复习题在机器数______中，零的表示形式是唯一的。A原码B补码C反码D原码和反码在定点二进制运算器中，减法运算一般通过______来实现。A原码运算的二进制减法器 B补码运算的二进制减法器C原码运算的十进制加法器 D补码运算的二进制加法器在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。A译码电路，与非门； B编码电路，或非门；C溢出判断电路，异或门； D移位电路，与或非门；定点计算器用来进行_______。A十进制数加法运算； B定点数运算；C浮点数运算； D既进行定点数运算也进行浮点数运算；[X]补=1.X1X2X3X4，当满足______时，X>-1/2成立。A.X1=1，X2~X4至少有一个为1 B.X1=1，X2~X4任意C.X1=0，X2~X4至少有一个为1 D.X1=0，X2~X4任意某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。A+（1–2-32）B+（1–2-31）C2-32D2-31定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。A-215~+（215-1）B-（215–1）~+（215–1）C-（215+1）~+215D-215~+215用64位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是______。A0≤|N|≤264–1B0≤|N|≤263–1C0≤|N|≤262–1D0≤|N|≤263下列数中最大的数为______。A.（10010101）2 B.（227）8 C.（96）16 D.（143）5下列数中最小的数是______。A.（100101）2B.（50）8C.（100010）BCDD.（625）16

某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是___+（231-1）___。用16位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是0≤|N|≤215–1。用32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是0≤|N|≤1–2-31。已知X为整数，且[X]补=10011011，则X的十进制真值是–101。已知X为整数，若[X]补=11010011，则X的十进制数真值是_-45_。一个8位的二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则最小值为-125。{（26）16∨（63）16}eq\o\ac(○,+)（135）8的值为（58）10若[x1]补=11001100，[x2]原=1.0110，则数x1和x2的十进制数真值分别是-52和-0.375。正数补码算术移位时，符号位不变，空位补0。负数补码算术左移时，符号位不变，低位补_0_。负数补码算术右移时，符号位不变，高位补_1_，低位舍去。某数在计算机中用8421BCD码表示为011110001001，其真值为789（√）数的真值变成机器码可采用_原码_表示法，_补码_表示法，反码表示法，移码表示法。（√）定点数有纯小数和纯整数之分。（×）-127的补码为10000000（×）0的补码等于-1的反码（√）一个定点数由符号位和数值域两部分组成。（×）为运算器构造的简单性运算方法中通常采用原码加减法，（×）为运算器构造的简单性运算方法中通常采用补码乘除法。（√）定点数运算中，运算的结果超出了机器的表示范围产生溢出。（×）计算机系统中采用补码运算的目的是为了提高运算速度。（√）计算机系统中采用补码运算的目的是为了简化计算机的设计。

转换下列各无符号数从给定的基值到表所列的其他3种基值。十进制二进制八进制十六进制369.312510111101.101326.5F3C7.A十进制二进制八进制十六进制369.3125101110001.0101561.24171.5189.62510111101.101275.5BD.A214.62511010110.101326.5D6.A62407.6251111001111000111.101171707.5F3C7.A转换下列各有符号数从给定的数制到表所列的其他数制，如果有任何不存在的答案，则指出。十进制符号数值（原码）二进制补码二进制反码715-367（94AC）16（73CD）16（C5BF）16（8000）16（D680）16（5379）16十进制符号数值二进制补码二进制反码715(2CB)16(2CB)16(2CB)16-367(816F)16(FE91)16(FE90)16-5292（94AC）16(EB54)16(EB53)1629645（73CD）16(73CD)16(73CD)1614913(BA41)16（C5BF）16(C5BE)16-32768不存在（8000）16不存在-10623(A97F)16(D681)16（D680）1611398(2C86)16(537A)16（5379）16已知：x=0.1011，y=-0.0101，求：[x]补，[x]补，[-x]补，[y]补，[y]补，[-y]补。解：[x]补=0.1011，[y]补=1.1011[x]补=0.01011，[y]补=1.11011[x]补=0.001011，[y]补=1.111011[-x]补=1.0101，[-y]补=0.0101某机字长32位，定位表示，尾数31位，数符1位，问：定点原码整数表示时，最大正数是多少？最小负数是多少？定点原码小数表示时，最大正数是多少？最小负数是多少？解：（1）定点原码整数表示时01111111111111111111111111111111最大正数：01111111111111111111111111111111数值=（231–1）1011111111111111111111111111111111最大负数：11111111111111111111111111111111数值=-（231–1）10（2）定点原码小数表示时最大正数值=（1–2-31）10最大负数值=-（1–2-31）10设机器字长16位，定点表示，尾数15位，数符1位，问：（1）定点原码整数表示时，最大正数是多少？最大负数是多少？（2）定点原码小数表示时，最大正数是多少？最大负数是多少？解：①定点原码整数表示0111111111111111最大正数0111111111111111数值=（215–1）10=（+32767）101111111111111111最大负数1111111111111111数值=-（215–1）10=（-32767）10②定点原码小数表示最大正数值=（+0.11……11）2=（1–215）10最大负数值=（-0.11……11）2=-（1-215）已知x=-0.01111，y=+0.11001，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x–y=？解：[x]原=1.01111[x]补=1.10001所以：[-x]补=0.01111[y]原=0.11001[y]补=0.11001所以：[-y]补=1.00111[x]补11.10001[x]补11.10001+[y]补00.11001+[-y]补11.00111[x+y]补00.01010[x-y]补10.11000所以：x+y=+0.01010因为符号位相异，结果发生溢出写出下列各数的原码、反码、补码表示（用8位二进制数）。其中MSB是最高位（又是符号位），LSB是最低位。如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。 （1）–35/64（2）23/128 （3）–127 （4）用小数表示–1 （5）用整数表示–1解答：（1）-35/64写成二进制即 -100011/1000000=-0.100011=-0.1000110 原码：1.1000110 反码：1.0111001 补码：1.0111010（2）23/128写成二进制为 10111/10000000=0.0010111 原码：0.0010111 反码：0.0010111 补码：0.0010111（3）-127写成二进制为-1111111原码：11111111 （1，1111111）反码：10000000 （1，0000000）补码：10000001 （1，0000001）（4）用小数表示-1原码与反码的小数表示中没有-1；补码表示的小数-1为1.0000000（5）用整数表示-1原码为10000001；反码为11111110；补码为11111111。将下列数由小到大排序：16，1010.11B，25.3Q，[X1]补=10001101，1CH，[X2]反=01001101，0110.1001BCD，[X3]原=10101011，[-X4]补=10111111，-[X5]补=10100101解题要点：（1）统一各个数的表示形式，一般均表示为十进制（2）所需知识：了解B、Q、H、BCD的含义；各种进制数向十进制的转换；机器码求真值。答案：以上十个数由小到大排序结果：X1，X3，0110.1001BCD,1010.11B，16，25.3Q，1CH，X4，X2，X5

第3章复习题设计一个A、B、C三人表决电路，当表决某个提案时，多数人同意提案通过，同时A具有否决权，用与非门实现。解：输入输出ABCY00000010010001101000101111011111写出逻辑表达式：Y=AB+ACBCBCYA设计一个交通信号指示灯故障检测电路。解：NormalstateFaultstateRAGL00010010010101101000101111011111某工厂有3条生产线，耗电分别为：1号线10KW，2号线20KW，3号线30KW，生产线的电力由两台发电机组提供，其中1号机组20KW，2号机组40KW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。解：逻辑抽象，列真值表输入变量：生长线开工情况：A、B、C表示1，2，3号线，生产线开工为1，停工为0；输出变量：发电机组工作情况：Y1，Y2表示1，2号发电机组，发电机组启动为1，停机为0；输入输出ABCY1Y20000000101010100111110010101011100111111画出逻辑图

第4章复习题画出一个使用D触发器的4位向右移位寄存器框图解：D1Q1D1Q1F1CLKX1X2X3X4移位脉冲CLKD2Q2F2CLKD3Q3F3CLKD4Q4F4CLK串行输入信号DIN用J-K触发器画出一个4位计数器框图JQCLKJQCLKKCLRJQCLKKCLRQ0Q1Q2Q3清0端控制端为1计数端JQCLKKCLRJQCLKKCLRCLKQ0Q1Q2Q312345678910111213141516

第5章复习题算术/逻辑运算单元74181ALU可完成______。A16种算术运算功能 B16种逻辑运算功能C16种算术运算功能和16种逻辑运算功能 D4位乘法运算和除法运算功能四片74181ALU和1片74812CLA器件相配合，具有如下进位传递功能______。A行波进位； B组内先行进位，组间先行进位；C组内先行进位，组间行波进位； D组内行波进位，组间先行进位；运算器的主要功能是进行______。A.逻辑运算B.算术运算C.逻辑运算与算术运算D.初等函数的运算有关运算器的描述，______是正确的。A.只做加法B.只做算术运算C.既做算术运算又做逻辑运算D.只做逻辑运算运算器虽有许多部件组成，但核心部件是______。A.数据总线B.算术逻辑运算单元C.多路开关D.累加寄存器（√）为了运算器的高速性，采用了先行进位等并行措施。（√）74181是采用先行进位方式的4位并行加法器。（√）74182是实现组间并行进位的进位逻辑。（×）74181ALU只能完成16种算术运算功能。（×）运算器虽有许多部件组成，但核心部件是数据总线若某计算机系统字长为64位，每四位构成一个小组，每四个小组构成一个大组，为实现小组内并行、大组内并行，大组间串行进位方式，共需要16片74181和.4_片74182。某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1）串行进位方式（2）并行进位方式解：（1）串行进位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1C2=G2+P2C1G2=A2B2，P2=A2⊕B2C3=G3+P3C2G3=A3B3,P3=A3⊕B3C4=G4+P4C3G4=A4B4,P4=A4⊕B4(2)并行进位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1—G4，P1—P4表达式与串行进位方式相同。（11分）图B11.1为某ALU部件的内部逻辑图，图中S0、S1为功能选择控制端，Cin为最低位的进位输入端，A（A1-A4）和B（B1-B4）是参与运算的两个数，F（F1-F4）为输出结果，试分析在S0，S1，Cin各种组合条件下输出F和输入A，B，Cin的算术关系。图B11.1输入S0S1Cin输出F000A（传送）001A加0001010A加B011A减B（A加B加0001）100A加B101A加B加0001110A加1111111A加1111加0001第六章复习题若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数下面浮点运算器的描述中正确的句子是：______。A.浮点运算器可用阶码部件和尾数部件实现B.阶码部件可实现加、减、乘、除四种运算C.阶码部件只进行阶码相加、相减操作D.尾数部件只进行乘法和减法运算IEEE754标准规定的32位浮点数中，符号位为1位，阶码为8位，则它所能表示的最大规格化正数为______。A．+（2–223）×2+127B．+（1–223）×2+127C．+（2–223）×2+255D．2+127+227如果浮点数用补码表示，则判断下列哪一项的运算结果是规格化数______。A1.11000B0.01110C1.00010D0.01010______表示法主要用于表示浮点数中的阶码。A.原码B.补码C.反码D.移码（√）移码表示法主要用于表示浮点数的阶码E，以利于比较两个指数的大小和对阶操作。（×）浮点运算器阶码部件可实现加、减、乘、除四种运算。（√）浮点运算器阶码部件可实现加、减和比较操作。（√）按IEEE754标准，一个浮点数由符号位S，阶码E，尾数m三部分组成。（×）按IEEE754标准，阶码E的值等于指数的基值E加上一个固定偏移量128。

有一个字长为32位的浮点数，符号位1位，阶码8位，用移码表示；尾数23位，用补码表示；基数为2。请写出：（1）最大数的二进制表示；（2）最小数的二进制表示；（3）规格化数所能表示的数的范围；（4）最接近于零的正规格化数与负规格化数。解：最大正数值是由尾数的最大正数值与阶码的最大正数值组合而成的;最小正数值是由尾数的最小正数值与阶码的最小负数值组合而成的。在负数区间;最大负数值是由尾数的最大负数值与阶码的最小负数值组合而成的;最小负数值是由尾数的最小负数值与阶码的最大正数值组合而成的。设浮点数格式为X=2E•S，阶码为8位移码，则阶码的取值范围为-128~+127；尾数是23位的补码，则尾数最大正数值为Smax=1-2-23；尾数最小正数值为Smin=2-23。尾数最大负值为-2-23；尾数最小负值为-1。（1）最大数的二进制表示：正数Xmax=2127•（1-2-23）=1111…11000…00 （23个1，104个0）负数Xmax=2-128•（-2-23）=-0.000……0001 （小数点后151个0）（2）最小数的二进制表示：正数Xmin=2-128•2-23=0.000……0001 （小数点后151个0）负数Xmin=2127•（-1）=-10000……000设有两个浮点数x=2Ex×Sx，y=2Ey×Sy，Ex=(-10)2,Sx=(+0.1001)2,Ey=(+10)2,Sy=(+0.1011)2。若尾数4位，数符1位，阶码2位，阶符1位，求x+y=？并写出运算步骤及结果。解：因为X+Y=2Ex×（Sx+Sy）（Ex=Ey），所以求X+Y要经过对阶、尾数求和及规格化等步骤。对阶：△J=Ex－EY=（-10）2－（+10）2=（-100）2所以Ex<EY，则Sx右移4位，Ex+(100)2=(10)2=EY。SX右移四位后SX=0.00001001，经过舍入后SX=0001，经过对阶、舍入后，X=2（10）2×（0.0001）2尾数求和：SX+SY0001（SX）+0.1011（SY）SX+SY=0.1100结果为规格化数。所以：X+Y=2（10）2×（SX+SY）=2（10）2（0.1100）2=（11.00）2设有两个浮点数N1=2j1×S1,N2=2j2×S2,其中阶码2位，阶符1位，尾数四位，数符一位。设：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1×N2，写出运算步骤及结果，积的尾数占4位，要规格化结果。解（1）浮点乘法规则：N1×N2=（2j1×S1）×（2j2×S2）=2（j1+j2）×（S1×S2）码求和：j1+j2=0（3）尾数相乘：被乘数S1=0.1001，令乘数S2=0.1011，尾数绝对值相乘得积的绝对值，积的符号位=0⊕0=0。N1×N2=20×0.01100011（4）尾数规格化、舍入（尾数四位）N1×N2=（+0.01100011）2=（+0.1100）2×2（-01）2已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。解：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：[X]浮=00010，0.11011011[Y]浮=00100，1.01010000求阶差并对阶：ΔE=Ex–Ey=[Ex]补+[-Ey]补=00010+11100=11110即ΔE为–2，x的阶码小，应使Mx右移2位，Ex加2，[X]浮=00010，0.11011011（11）其中（11）表示Mx右移2位后移出的最低两位数。尾数和00110110（11）0101010010001010（11）规格化处理尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为1.00010101（10），阶码为00011。舍入处理采用0舍1入法处理，则有00010101+100010110判溢出阶码符号位为00，不溢出，故得最终结果为x+y=2011×(-0.11101010)设[X]补=a0.a1a2···a6，其中ai取0或1，若要x＞–0.5，求a0，a1，a2，···，a6的取值。解答： [–0.5]原=1.1000000 [–0.5]补=1.1000000 [–0.5]移=0.1000000所以，对于负数，即a0=1，则a1=1，且a2～a6任意一个为1即可。对于正数，则a0=0，其他任意，就可满足条件。若浮点数X的IEEE754标准存储格式为(41360000)16求其浮点数十进制数值。解：将十六进制数展开，可得二进制数格式为：01000001001101100000000000000000指数e=阶码－127=10000010－01111111=00000011=（3）10包括隐藏位1的尾数1.M=1.01101100000000000000000=1.011011于是有：X=(-1)s*1.M*2e=+(1.011011)2*23=+(1011.011)2=(11.375)10将数（20.59375）10转换成754标准的32位浮点数的二进制存储格式。首先分别将整数和分数部分转换成二进制数：20.59375=10100.10011然后移动小数点，使其在第1，2位之间10100.10011＝=1.010010011*24e＝4于是得到：S＝0，M＝010010011E＝e+127=4+127=131=10000011二进制表示：01000001101001001100000000000000（41A4C000）16将下列十进制数表示成表示成IEEE754标准的32位浮点规格化数。（1）27/64（2）-27/64解答：（1）27/64=11011X2-6=1.1011X2-2符号位：S=0；阶码值：E=－2＋127＝125=01111101B；尾数：M=10110000000000000000000。浮点数：00111110110110000000000000000000 ＝3ED80000H（2）-27/64=-11011×2-6=-1.1011×2-2符号位：S=1；阶码值：E=－2＋127＝125=01111101B；尾数：M=10110000000000000000000。浮点数：10111110110110000000000000000000 ＝BED80000H将十进制数-0.75表示成单精度的IEEE754标准代码。解答：-0.75=-0.11B＝-0.11X20=-1.1X2-1；符号位：S=1；阶码值：E=－1＋127＝126=01111110B；尾数：M=10000000000000000000000。按浮点数编码格式表示为：10111111010000000000000000000000＝BF400000H将IEEE754单精度浮点数0C0B00000H用十进制数表示：解答：将十六进制数展开，可得二进制数格式为：11000000101000000000000000000000符号位S=1；阶码部分值：e＝E－127=129－127＝2；尾数部分：1.M=1.01＝1.25；根据IEEE754标准的表示公式，其数值为——（-1）1×（1.25）×22=-1×1.25×4=-5.0第7章复习题变址寻址方式中，操作数的有效地址等于______。A基值寄存器内容加上位移量 B堆栈指示器内容加上位移量C变址寄存器内容加上位移量 D程序记数器内容加上位移量用某个寄存器中操作数的寻址方式称为______寻址。A直接B间接C寄存器直接D寄存器间接单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式寄存器间接寻址方式中，操作数处在______。A.通用寄存器B.主存单元C.程序计数器D.堆栈程序控制类指令的功能是______。A进行算术运算和逻辑运算 B进行主存与CPU之间的数据传送C改变程序执行顺序 D进行CPU和I/O设备之间的数据传送指令系统采用不同寻址方式的目的是______。A实现存贮程序和程序控制；B缩短指令长度，扩大寻址空间，提高编程灵活性；C可直接访问外存；D提供扩展操作码的可能并降低指令译码的难度；指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现______。A堆栈寻址； B程序的条件转移；C程序的无条件转移； D程序的条件转移或无条件转移；二地址指令中，操作数的物理位置可安排在______。A栈顶和次栈顶B两个主存单元C一个主存单元和一个寄存器D两个寄存器以下四种类型指令中，执行时间最长的是______。A.RR型指令B.RS型指令C.SS型指令D.程序控制指令运算型指令的寻址与转移型指令的寻址不同点在于______。A前者取操作数，后者决定程序转移地址A后者取操作数，前者决定程序转移地址A前者是短指令，后者是长指令A前者是长指令，后者是短指令（×）指令格式是指令用_十六进制代码_表示的结构形式。（√）指令格式通常由_操作码_字段和_地址码_字段组成。（×）寄存器-寄存器寻址比_寄存器-存储器_寻址执行速度慢。（√）形式指令地址的方式，称为指令寻址方式，有_顺序_寻址和_.跳跃_寻址。（√）指令系统是表征一台计算机性能的重要因素。（×）指令系统的格式和功能仅影响到机器的硬件结构。（√）RISC指令系统最大特点是：指令条数少；指令长度固定；指令格式和寻址方式种类少。只有取数/存数指令访问存储器。（√）指令操作码字段表征指令的操作特征与功能。（×）寻址方式根据操作数的物理位置不同，多使用SS型。（√）程序控制指令在指令格式中所表示的地址，表示要转移的是下一条指令的地址。指令格式结构如下所示，试分析指令格式及寻址方式特点。15109540OP目标寄存器源寄存器解：指令格式及寻址方式特点如下：二地址指令。操作码OP可指定26=64条指令。源和目标都是通用寄存器（可分别指定32个寄存器），所以是RR型指令，两个操作数均在寄存器中这种指令格式常用于算术逻辑类指令。指令格式结构如下，试分析指令格式及寻址方式特点。15107430OP－源寄存器变址寄存器位移量（16位）解：指令格式与寻址方式特点如下：二地址指令，用于访问存储器。操作码字段可指定64种操作。RS型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。指令格式如下所示。OP为操作码字段，试分析指令格式特点。312622181716150OP——源寄存器变址寄存器偏移量OP——源寄存器变址寄存器偏移量解：（1）操作码字段为6位，可指定26=64种操作，即64条指令。（2）单字长（32）二地址指令。（3）一个操作数在原寄存器（共有16个），另一个操作数在存储器中（由变址寄存器内容+偏移量决定），所以是RS型指令。（4）这种指令结构用于访问存储器。指令格式如下所示，其中OP为操作码，试分析指令格式特点。1812109540OP———源寄存器目标寄存器解：单字长二地址指令。操作码字段OP可以指定27=128条指令。源寄存器和目标寄存器都是通用寄存器（可分别指定32个），所以是RR型指令，两个操作数均存在寄存器中。这种指令结构常用于算术逻辑类指令。指令格式如下所示，OP为操作码字段，试分析指令格式特点。312622181716150OP————源寄存器变址寄存器偏移量OP————源寄存器变址寄存器偏移量解： （1）操作码字段为6位，可指定26=64种操作，即64条指令。（2）单字长（32）二地址指令。（3）一个操作数在原寄存器（共16个），另一个操作数在存储器中（由变址寄存器内容+偏移量决定），所以是RS型指令。（4）这种指令结构用于访问存储器。第8章复习题在CPU中跟踪指令后继地址的寄存器是______。A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器下面描述的RISC机器基本概念中正确的句子是______。A.RISC机器不一定是流水CPUB.RISC机器一定是流水CPUC.RISC机器有复杂的指令系统D.CPU配置很少的通用寄存器CPU主要包括______。A.控制器 B.控制器、运算器、cacheC.运算器和主存 D.控制器、ALU和主存CPU中至少有如下六类寄存器，除了IR，PC，AR,MBR外，还应有通用寄存器，状态条件寄存器。CPU中，保存当前正在执行的指令的寄存器为_指令寄存器IR_，保存当前正在执行的指令的地址的寄存器为_程序计数器PC_，保存CPU访存地址的寄存器为_内存地址寄存器AR_。论述CISC和RISC结构的主要特点（1）RISC和CISC是指令系统优化设计的两个截然相反的方向。（2）CISC是指复杂指令系统计算机，它的设计思想是增强指令的功能，设置一些功能复杂的指令，把一些原来由软件实现的，常用的功能改用硬件的指令系统来实现。（3）RISC是指精简指令系统计算机，它的设计思想是尽量简化指令功能，只保留那些功能简单，能在一个节拍内执行完成指令，较复杂的功能用一段子程序来实现。冯诺依曼体系结构计算机有哪些特点：（1）计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成(2)采用存储程序的方式，程序和数据放在同一个存储器中，指令和数据一样可以送到运算器运算，即由指令组成的程序是可以修改的。(3)数据以二进制码表示。(4)指令由操作码和地址码组成。(5)指令在存储器中按执行顺序存放，由指令计数器（即程序计数器PC）指明要执行的指令所在的单元地址，一般按顺序递增，但可按运算结果或外界条件而改变。(6)机器以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器。第9章复习题同步控制是______。A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式微程序控制器中，机器指令与微指令的关系是______。A每一条机器指令由一条微指令来执行；B每一条机器指令由一段用微指令编成的微程序来解释执行；C一段机器指令组成的程序可由一条微指令来执行；D一条微指令由若干条机器指令组成；由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。A主存中读取一个指令字的最短时间B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间D主存中读取一个数据字的平均时间指令周期是指______。ACPU从主存取出一条指令的时间；BCPU执行一条指令的时间；CCPU从主存取出一条指令加上CPU执行这条指令的时间；D时钟周期时间；为确定下一条微指令的地址，通常采用多路转移方式，其基本思想是______。A.用程序计数器PC来产生后继微指令地址B.用微程序计数器μPC来产生后继微指令地址C.通过微指令顺序控制字段的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址操作控制器的功能是______。A.产生时序信号B.从主存取出一条指令C.完成指令操作的译码D.从主存取出指令，完成译码，并产生有关的操作控制信号，以解释执行该指令（√）同一个CPU周期中，可以并行执行的微操作叫相容性微操作（×）同一个CPU周期中，可以并行执行的微操作叫相斥性微操作（×）同一个CPU周期中，不可以并行执行的微操作叫相容性微操作（√）同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作（√）微程序设计技术是利用软件方法设计操作控制的一门技术。（√）CPU从存储器取出一条指令并执行这条指令的时间和称为指令周期。（×）各种指令的指令周期是相同的。（×）CPU周期也称为时钟周期；一个CPU周期包含若干个机器周期。（√）任何一条指令的指令周期至少需要2_个CPU周期。硬布线控制器设计的基本思想和方法是什么？解：硬布线控制器的基本思想是:某一微操作控制信号是指令操作码译码输出,时序信号和状态条件信号的逻辑函数.硬布线器的设计方法是：（1）画出指令流程图（2）列出微操作时间表（3）进行微操作信号的综合，再利用_布尔代数_写出综合逻辑表达式（4）然后用_门电路和触发器等器件实现。图9-1为一双总线结构机器的数据通路。图9-1：双总线结构机器的数据通路图9-2图9-2为ADDR2，R0指令，SUBR1，R3指令的指令周期流程图，请列出响应的微操作控制信号。已知某机采用微程序控制方式，其存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用直接表示法，后继微指令地址采用多路转移方式，如图所示：微指令中的三个字段分别应多少位？微命令字段判别测试字段下地址字段微命令字段判别测试字段下地址字段←操作控制→←——————顺序控制————————→解：假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位，下地址字段为9位，因为控制容量为512单元，微命令字段是（48–4-9）=35位。某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表，a—j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。经分析，（e,f,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下：01c01b直接控制10f10iacdg11g11j××××××××××4位2位2位XXYALU456987R1R3R2Cp+1-2X3101112求1）写出1~12的微命令①加法运算 ②减法运算 ③乘法运算④R1->X ⑤R2->X ⑥R3->X⑦R1->Y ⑧R2->Y ⑨R3->Y⑩Bus->R1 ⑾Bus->R2 ⑿Bus->R32）指出互斥性微命令①②③ ④⑤⑥ ⑦⑧⑨ ⑩⑾⑿3）设计微命令格式（设微命令字长14位)操作控制字段操作控制字段测试条件P下址字段微命令字长只有14位，所以操作控制字段不能采用直接控制法。这里采用字段直接编译法，每个字段需要2位，共4个字段占8位1位P字段，14-8-1=5位，5位下址字段第10章复习题计算机系统中的存贮器系统是指______。ARAM存贮器 BROM存贮器 C主存贮器 D主存贮器和外存贮器存储器是计算机系统中的记忆设备，它主要用来存放______。A.数据 B.程序 C.微程序 D.数据和程序存储单元是指______。A存放一个二进制信息位的存贮元 B存放一个机器字的所有存贮元集合C存放一个字节的所有存贮元集合 D存放两个字节的所有存贮元集合；相联存贮器是按______进行寻址的存贮器。A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式双端口存储器所以能高速进行读/写，是因为采用______。A高速芯片B两套相互独立的读写电路C流水技术D新型器件双端口存储器在______情况下会发生读/写冲突。A.左端口与右端口的地址码不同 B.左端口与右端口的地址码相同C.左端口与右端口的数据码不同 D.左端口与右端口的数据码相同主存贮器和CPU之间增加cache的目的是______。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量采用虚拟存贮器的主要目的是______。A提高主存贮器的存取速度；B扩大主存贮器的存贮空间，并能进行自动管理和调度；C提高外存贮器的存取速度；D扩大外存贮器的存贮空间；在虚拟存贮器中，当程序正在执行时，由______完成地址映射。A程序员 B编译器 C装入程序 D操作系统常用的虚拟存储系统由______两级存储器组成，其中辅存是大容量的磁表面存储器。A.cache—主存B.主存—辅存C.cache—辅存D.通用寄存器—主存

某SRAM芯片，存储容量为64K×16位，该芯片的地址线数目为16，数据线数目为_16_。某RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是19_。某DRAM芯片，其存储容量为512K×8位，该芯片的地址线数目为19，数据线数目为_8_。某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是_0—2M。某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是0--1M。某机字长32位，存储容量为1MB，若按字编址，它的寻址范围是_0—256K。某机字长32位，存储容量64MB，若按字编址，它的寻址范围是_0—16MB。某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是0—8M。某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是0~32K计算机系统中，下列部件都能够存储信息：①主存②CPU内的通用寄存器③cache④磁带⑤磁盘。按照CPU存取速度排列，由快到慢依次为A____②③①⑤④__，其中，内存包括B___①③___；属于外存的是C__④⑤____。（×）相联存储器是按地址访问的存储器，在cache中用来存放块表。（√）动态存贮器的刷新一般有集中式_、分散式_和异步式_三种方式。（√）SRAM速度比DRAM快，但集程度不如后者高。（×）多级存储体系结构是为了解决存储器的速度问题。（√）Cache是为了解决CPU和主存之间速度不匹配而采用的一项重要硬件技术。（√）主存与cache的地址映射有全相连、直接相连、组相连_三种方式。（×）主存与cache的全相连地址映射，命中率高，代价低。（×）主存与cache的直接相连地址映射，命中率高，成本低。（√）主存与cache的组相连方式，灵活、命中率高、硬件投资少。（×）EPROM是指读写存储器。

以知cache命中率H=0.98，主存比cache慢四倍，以知主存存取周期为200ns，求cache/主存的效率和平均访问时间。解：R=Tm/Tc=4；Tc=Tm/4=50nsE=1/[R+（1-R）H]=1/[4+（1-4）×0.98]=0.94Ta=Tc/E=Tc×[4-3×0.98]=50×1.06=53ns。已知cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求主存储器周期是多少？cache命中率是多少？解：因为：ta=tc/e所以：tc=ta×e=60×0.85=510ns(cache存取周期)tm=tc×r=510×4=204ns(主存存取周期)因为：e=1/[r+(1–r)H]所以：H=2.4/2.55=0.94CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。解：命中率H=Ne/（NC+Nm）=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5访问效率：e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%平均访问时间：ta=tc/e=50ns/0.833=60nsCPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：(1)．ache命中率H，(2)．Cache/主存系统的访问效率e，(3)．平均访问时间Ta。解：=1\*GB3①命中率H=Nc/（Nc+Nm）=5000/（5000+200）=5000/5200=0.96=2\*GB3②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4访问效率：ｅ＝１／［r+(1-r)h］＝1／[4+(1-4)×0.96］＝89.3℅=3\*GB3③平均访问时间Ｔａ＝Ｔｃ／ｅ＝40／0.893＝45ns某计算机系统的内存储器由cache和主存构成，cache的存取周期为45纳秒，主存的存取周期为200纳秒。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问：(1)cache的命中率是多少？(2)CPU访问内存的平均时间是多少纳秒？(3)Cache-主存系统的效率是多少？解：cache的命中率H===0.92CPU访存的平均时间Ta=H·Tc+(1-H)Tm=0.92×45+(1-0.92)×200=57.4nsCache-主存系统的效率e===0.78=78%设某流水线计算机有一个指令和数据合一的cache，已知cache的读写时间为10ns，主存的读写时间为100ns，取指的命中率为98%，取数据的命中率为95%，在执行程序时，有1/5的指令需要存取一个操作数。为简化起见，假设指令流水线在任何时候都不阻塞。问设置cache后，与无cache比较，计算机的运算速度可提高多少倍？解答： Ta=Tc*h+Tm*(1-h) Ta指=10*0.98+100*0.02=11.8Ta数=10*0.95+100*0.05=14.5Ta=11.8*1+14.5*0.2=14.7(100*6/5)/14.7=88-1=7所以，提高7倍。设有一个Cache的容量为2K字，每块16字，在直接映象方式下，求:(1)该Cache可容纳多少个块?(2)如果主存的容量为256K字,则有多少个块?(3)主存的地址格式?Cache的地址格式?(4)主存中的第032AB单元映象到Cache中哪一块?解：(1)Cache可容纳的块数为:2K/16=27=128(块)(2)主存的可容纳的块数为:256K/16=214(块)(3)主存地址格式为:块内地址块内地址(4位)区内块号(7位)区号(7位)Cache地址格式为:块内地址块内地址(4位)区内块号(7位)(4)主存中的032ABH单元:032ABH=(00000011001010101011)26区42块6区42块11字在一个采用组相联映射方式的Cache系统中，主存和Cache均按字节编址，按字访问，字长为64位。Cache的容量为256KB，主存的容量为64MB。Cache的每一组有8块，每块有8个字。要求采用按地址访问方式构成相联目录表，实现主存地址到Cache地址的变换，并采用8个相等比较电路。给出主存和Cache的地址格式，并标出各字段长度.(2)计算相联目录表的个数。解：相联目录表的地址个数是29＝512个设计每个相联目录表所存内容的格式，并标出每一个字段的长度。(4)计算每个比较电路的位数。解：每个比较电路的位数是11位。(5)Cache地址的哪些字段可从主存地址直接得到？哪些字段必须从相联目录表得到？解：Cache地址组号g字段和块内地址w可从主存地址直接得到，组内块号b字段必须从相联目录表得到。一个程序共有5个页面组成，在程序执行过程中，页面地址流如下，P1、P2、P1、P5、P5、P1、P3、P4、P3、P4，假设在程序执行过程中分配给这个程序的主存储器只有3个页面。（1）给出用FIFO、LRU、OPT三种页面替换算法对这3个主存的调度情况表，并统计页面命中次数。（2）计算LRU页面替换算法的页面命中率。已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：若每个模块为32K×8位，共需几个模块条？每个模块内共有多少片RAM芯片？主存共需多少RAM芯片？解：（1）由于主存地址码给定18位，所以最大存储空间为218=256K，主存的最大容量为256KB。现每个模块条的存储容量为32KB，所以主存共需256KB/32KB=8个模块条。（2）每个模块条的存储容量为32KB，现使用4K×4位的RAM芯片拼成4K×8位（共8组），用地址码的低12（A0——A11）直接接到芯片地址输入端，然后用地址的高3位（A14——A12）通过3：8译码器输出分别接到8组芯片的选片端。共有8×2=16个RAM芯片。（3）据前面所得，共需8个模块条，每个模条上有16片芯片，故主存共需8×16=128片RAM芯片。已知某16位机的主存采用半导体存贮器，地址码为18位，若使用8K×8位SRAM芯片组成该机所允许的最大主存空间，并选用模块条结构形式。问：（1）若每个模块条为32K×16位，共需几个模块条?（2）每个模块内共有多少片RAM芯片?（3）主存共需多少RAM芯片？解：（1）由于主存地址码给定18位，所以最大空间为218=256K，主存的最大容量为256K*16位。现在每个模块条的存贮容量为32K×16位，所以主存共需256K/32K=8块模块条。（2）每个模块板的存贮容量为32K×16位，现用8K×8位的SRAM芯片。每块模块条采用位扩展与字扩展相结合的方式：即用2片SRAM芯片拼成8K×16位（共4组），用地址码的低13位（A0~A12）直接接到芯片地址输入端，然后用地址码的高2位（A13~A14）通过2：4译码器输出分别接到4组芯片的片选端。共4×2=8个SRAM（3）根据前面所得，共虚8个模块条，每个模块条上有8片芯片，故主存共需8×8=64片芯片（SRAM）。用16K×1位的DRAM芯片构成64K×8位的存贮器。要求：画出该寄存器组成的逻辑框图。设存贮器读/写周期均为0.5μs，CPU在1μs内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存贮单元刷新一遍，所需实际刷新时间是多少？解：（1）根据题意，存贮器总量为64KB，故地址线总需16位。现使用16K×1位的动态RAM芯片，共需32片。芯片本身地址线占14位，2位经过译码形成4个片选逻辑。所以采用位扩展与字扩展结合的方法来组成整个存贮器，其组成逻辑框图如图10-1，其中使用一片2：4译码器。图10-1（2）根据已知条件，CPU在1μs内至少需要访存一次，所以整个存贮器的平均读/写周期与单个存贮器片的读/写周期相差不多，应采用异步刷新比较合理。对动态MOS存贮器来讲，两次刷新的最大时间间隔是2ms。RAM芯片读/写周期为0.5μs，假设16K×1位的RAM芯片由1