经贸组成原理课件带音乐第二章

第二章计算机的逻辑部件逻辑操作及布尔代数逻辑函数的化简逻辑门的实现计算机中常用的逻辑电路•2.1三种基本逻辑操作及布尔代数的基本公式2.1.1三种基本逻辑操作与

（逻辑乘）

XY

只有两数都为1，输出才为一或（逻辑加）X+Y

两数中只要有一个为1，则输出为1非（求反）X

输出为输入的反码与或非abcabcac2.1.2布尔代数基本公式如下表：2.2

逻辑函数的化简代数化简法利用布尔代数的基本公式和规则进行化简例1：化简函数F=AB+CD+AB+CDF=AB+CD+AB+CD=A（B+B）+D（C+C）=AB+CD卡诺图化简法基本原理：凡两个逻辑相邻项，可合并为一项，其合并的逻辑函数是保留相同的，消去相异的

变量。例：化简F=BCD+BC+ADC+ABC+ABC（用图形法）用卡诺图表示逻辑函数：（如下图）画卡诺圈圈住全部“1”的方格（规则是：圈尽可能大；允许重复，但要新；孤立的“1”独圈。）组成新函数是F=BC+ACD2.3逻辑门的实现二选一电路异或门或非门非门A+BA

或者BA¯

BA+BABABAA

BA

BAA

BABABAB与门或门与非门都是采用与、或、非三种电路来实现的。门电路 逻辑符号012.4计算机中常用的电路2.4.1组合逻辑电路1.加法器(全加器和半加器）S

=

A

•B

+

A

•B

=

A

¯

B半加器的功能表和逻辑电路图S

=A•B•Ci-1

+A•B•Ci-1

+A•B•Ci-1

+A•B•Ci-1Ci

=A•B•Ci-1

+A•B•Ci-1

+A•B•Ci-1

+A•B•Ci-1全加器的功能表和逻辑电路图2.串行加法器超前进位电路进位的产生条件有两个：本位两位都为1；本位两位中有一位为1，且其低位的进位为1以此写出各位进位的表达式如下：例如：产生C1条件为(1)X1、Y1均为“1”；(2)X1、Y1任一个为“1”，且进位C0为“1”。由此，可写得C1得表达式为：依据各个进位的表达式，引入进位传递函数Pi和进位产生函数Gi,其表达式如下：将Pi和Gi代入四个进位表达式中（C1~C4），可得当全加器的输入均为反码时，它的输出也均取反码。将四个进位的表达式写成与非，或非，与或非的形式。2.算术逻辑单元ALU（SN74181）其基本的逻辑单元是超前进位加法器，其电路图见下页：本图中注脚解释：M为状态控制端。当M=H，执行逻辑运算；当M=L，执行算术运算。A3~A0，B3~B0是参加运算的两个数S0~S3是运算选择控制端，它决定电路执行算术运算或那种逻辑运算。Cn是ALU的最低位进位输入。F3~F0是运算结果。P，G是用于进行芯片级联使用的引脚。下图是其逻辑图下面以S3S2S1S0=HLLH为例介绍其功能。当M=L时，181执行算术运算。经分析可得，图中的5~8的输出为1~4的输出A0

•B0为

Ai

+

B，可见它门分别为反码的Gi

,

Pi这样21、23i

、25、27的输出为各位的半加和，22、24、26、28的输出为各位的全加。这里的全加和和半加和

均为反码形式的。根据反码定义我们可以推倒为什么Cn=0,要加1得反码。而Cn=1,不加1就是反码。本芯片是一个四位的超前进位加法器，可以由这样的芯片通过P，G级联来实现多位的加法。但是，由于片内是快速进位，而片间的进位却比较慢，所以，可以采用181和182共同连接的电路。如书上的P24分别为16位的超前进位加法器和快速加法器。用4片74181电路可组成16位ALU（如下图）。图中片内进位是快速得，但片间进位是逐片传递得。3.译码器3.数据选择器上我们可以看出当使能端E为“1”时输出为“0”即禁止，只有当使能端为“0”时选择器才有效。地址使能端输入输出A0A1EDF**1*0000D0---D3D0010D0---D3D1100D0---D3D2110D0---D3D32.4.2时序逻辑电路时序逻辑电路必须含邮能存储记忆的元件——触发器。触发器的种类很多，有R-S、D、J-K型，同一个触发器