第二章存储器

第二章存储器第一页，共五十页，编辑于2023年，星期四概述存储器是计算机的重要部件，有记忆功能，用来存放指令代码和操作数。内存（主存）主机内部由半导体器件构成辅助存储器位于主机外部用接口与主机连接

高速缓冲存储器主存和微处理器之间

第二页，共五十页，编辑于2023年，星期四双极型MOS型工艺随机存储器（RAM）只读存储器（ROM）半存导储体器静态RAM（SRAM）动态RAM（DRAM/iRAM）

掩膜式ROM（MROM）可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（EEPROM)§2.1半导体存储器的分类及性能指标第三页，共五十页，编辑于2023年，星期四1.容量存储器芯片的容量是以存储1位（bit）二进制数为单位的，因此存储器的容量即指每个存储器芯片所能存储的二进制数的位数。存储器容量=存储单元数x位数例1Kx8虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为一个单元，不过在这种微型计算机中，一次可同时对2、4、8个单元进行访问。第四页，共五十页，编辑于2023年，星期四2.存取速度存储器芯片的存取速度是用存取时间来衡量的。它是指从CPU给出有效的存储器地址信息到完成有效数据存取所需要的时间。存取时间越短，则速度越快。超高速存储器的存取时间已小于20ns，中速存储器在100~200ns之间，低速存储器的存取时间在300ns以上。3.可靠性4.功耗5.价格第五页，共五十页，编辑于2023年，星期四§2.2随机存储器(RAM)数据存储器，不能长期保存数据，掉电后数据丢失，一般可对部分RAM配置掉电保护电路，在掉电过程中实现电源切换。1）.静态存储器（SRAM）SRAM内部采用双稳态电路存储二进制数信息0和1。第六页，共五十页，编辑于2023年，星期四SRAM数据位基本存储电路图

第七页，共五十页，编辑于2023年，星期四16×16阵列存储器内部结构方框图

第八页，共五十页，编辑于2023年，星期四16×16×8组成256字节RAM方框图第九页，共五十页，编辑于2023年，星期四存储器的容量＝2Ｎ,其中Ｎ为所需片内地址线的根数。

1KB，片内地址线10根（A9～A0）2KB，片内地址线11根（A10～A0）4KB，片内地址线12根（A11～A0）8KB，片内地址线13根（A12～A0）

16×16存储阵列需要八根地址信号线（A7～A0），称为片内地址线，不同容量的存储器所需要的片内地址线根数不同。第十页，共五十页，编辑于2023年，星期四

SRAM采用双稳态电路，使用晶体管较多，所以集成度低，大容量的SRAM不多见，常用容量一般不超过1MB

SRAM芯片型号6116（2K×8）、6264（8K×8）、62128（16K×8）、62256（32K×8）6116芯片的容量为2K×8位，有2048个存储单元，片内地址线11根A10～A0，7根用于行地址译码输入，4根用于列地址译码输入，从而形成了16×128个位存储阵列，6116芯片以字节为单位即总共有8×16×128＝16384个存储位。第十一页，共五十页，编辑于2023年，星期四第十二页，共五十页，编辑于2023年，星期四2.动态随机存储器（DRAM)电容C有电荷时，为逻辑“1”，没有电荷时，为逻辑“0”。电容都存在漏电，电容的放电过程导致电荷流失，信息也就丢失，解决的办法是刷新，即每隔一定时间（一般为2ms）就要刷新一次，使原来处于逻辑电平“1”的电容的电荷又得到补充，而原来处于电平“0”的电容仍保持“0”。第十三页，共五十页，编辑于2023年，星期四读操作时，根据行地址译码，某一条行选择线为高电平，本行上存储电路中的管子T导通，连在每一列上的刷新放大器读取对应存储电容上的电压值。刷新放大器将此电压值转换为对应的逻辑电平“0”或“1”，写到存储电容上，而列地址译码产生列选择信号，所选中的列存储电路才受到驱动，从而可读取信息。写操作时，行选择信号为“1”，T管处于导通状态，此时列选择信号也为“1”，则此基本存储电路被选中，于是由外接数据线送来的信息通过刷新放大器和T管送到电容C上。第十四页，共五十页，编辑于2023年，星期四刷新是逐行进行的，当某一行选择信号为“1”时，表示选中了该行，电容上信息送到刷新放大器上，刷新放大器又对这些电容立即进行重写。刷新时，列选择信号总是为“0”，因此电容上信息不可能被送到数据总线上。动态RAM2164第十五页，共五十页，编辑于2023年，星期四DRAM芯片2164A的容量为64K×1bit，即片内有65536个存储单元，每个单元只有1位数据，用8片2164A才能构成64KB的存储器，寻址64KB的存储空间需片内地址线16根。为减少芯片地址线引脚数目，片内地址线又分为行地址线和列地址线且分时工作，这样DRAM，对外部只需引出8条地址线。芯片内部有地址锁存器，利用多路开关，由列地址选通信号CAS把后送来的8位地址送至列地址锁存器，这8条地址线也用于刷新，刷新时一次选中一行，2ms内全部刷新一次。

第十六页，共五十页，编辑于2023年，星期四§2.3只读存储器（ROM)

只读存储器具有掉电后信息不丢失特点（非易失性），又称为固定存储器和永久性存储器。用来存储程序。

MROM掩膜型只读存储器生产成本低，数据由厂家一次性写入，不能修改。

PROM可编程只读存储器

MOS管串有一段“熔丝”构成，芯片出厂时所有“熔丝”均处于连通状态（“1”态），用户借助专用编程器一次性写入，若写入数据“0”位，则“熔丝”断开，不可恢复。第十七页，共五十页，编辑于2023年，星期四EPROM可擦除可编程只读存储器用户借助仿真器，选择适当的写入电压，将程序写入EPROM，擦除时利用紫外线照射。擦净后，读出的状态为“FFH”,可重复写入上万次。EPROM芯片型号有2716（2K×8)\2732（4K×8)\2764（8K×8)\7128(16K×8)等,可与相同容量的SRAM引脚兼容。EEPROM(E2PROM)：电擦除可编程只读存储器用专门的擦除器擦除，可在线擦除和编程、写入过程中自动擦除并写入，但擦除时间约10ms。第十八页，共五十页，编辑于2023年，星期四

高压（+21V）编程2816、2817低压（+5V）编程2816A、2864A、28512A、28010（1MB）、28040（4MB）、NMC98C64A读取时间为120～150ns字节擦和写时间约10ms左右，需用程序延时闪速存储器（FlashMemory）

采用非挥发性存储技术，能够在线擦除重写，写入速度已达ns级，类似于RAM，掉电后信息可保持10年。典型的闪存芯片有29C256（32K×8）\29C512（64K×8)\29C101（128K×8）\29C020（256K×8）\29C040（512K×8）\29C080（1024K×8）第十九页，共五十页，编辑于2023年，星期四§2.4存储器的体系结构及扩展1.存储器的体系结构第二十页，共五十页，编辑于2023年，星期四2.高速缓冲存储器（Cache）在计算机发展过程中，CPU与内存速度不匹配的矛盾越来越突出，例如100MHz的Pentium处理器平均每10ns就要执行一条指令，而DRAM的典型存取速度是60~120ns。为解决这一矛盾，高档计算机普遍采用了cache-内存这样的体系结构，即在CPU与内存之间增加一级或多级与CPU速度匹配的高速缓冲存储器cache，用来提高内存系统的性能价格比。程序访问具有局部属性，对某一局部地址只用频繁可考虑用高性能SRAM组成高速小容量的缓冲器即Cache。第二十一页，共五十页，编辑于2023年，星期四Cache命中问题访问内存的数据或代码已存于cache内的情况称为cache命中。第二十二页，共五十页，编辑于2023年，星期四3.虚拟存储器物理存储器是CPU可访问的存储器空间，其容量由CPU的地址总线宽度所决定；而虚拟存储器是程序占有的空间，它的容量是由CPU内部结构所决定。虚拟存储器为了给用户提供更大的随机存取空间而采用的一种存储技术。它将内存与外存结合使用，好像有一个容量极大的内存储器，工作速度接近于内存，每位成本又与辅存相近，在整机形成多层次存储系统虚拟存储器为了给用户提供更大的随机存取空间而采用的一种存储技术。它将内存与外存结合使用，好像有一个容量极大的内存储器，工作速度接近于内存，每位成本又与辅存相近，在整机形成多层次存储系统利用“描述符”实现对虚拟存储的管理。第二十三页，共五十页，编辑于2023年，星期四4.存储器的扩展技术三种方式位扩展字扩展字位全扩展第二十四页，共五十页，编辑于2023年，星期四1）.位扩展位扩展的连接方法①存储芯片的地址线，片选信号线及控制信号线均并联。②数据线按数据位的高低顺序分别连到数据总线上。

第二十五页，共五十页，编辑于2023年，星期四2）.字扩展所谓字扩展就是存储单元数的扩展，数据宽度仍以字节为单位，只是对存储器系统的寻址空间进行扩展。

字扩展的连接方法①存储器芯片的地址线、数据线、读、控制信号线均并联。②片选信号线是各自独立被选中的。存储器的字扩展图

第二十六页，共五十页，编辑于2023年，星期四3）.字位全扩展如果存储器的字数和位数都不能满足需要，就要进行字和位的全扩展，字位全扩展是由字扩展电路和位扩展电路组合而成。第二十七页，共五十页，编辑于2023年，星期四§2.5存储器与CPU的连接1.连接时应注意的问题在微型计算机，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。1）.CPU总线的带负载能力CPU在设计时，一般输出线的带负载能力为1个TTL电路，现在带的是存储器（为MOS管），直流负载很小，主要是电容负载，故在简单系统中，CPU可直接与存储器相连，而在较大系统中，可加驱动器再与存储器相连。第二十八页，共五十页，编辑于2023年，星期四2）.CPU时序与存储器存取速度之间的配合CPU的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求。具体地说，CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在限定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲有效时间内将数据写入指定存储单元，否则就无法保证迅速准确地传送数据。

第二十九页，共五十页，编辑于2023年，星期四3）.存储器组织、地址分配微型计算机字长有8位、16位和32位之分，存储器均以字节为基本存储单元，存储1个16位或32位数据，就要放在连续的几个内存单元内，这种存储器称为“字节编址结构”，80286、80386CPU是16位或32位数的低字节放在低地址（偶地址）存储单元中。2.存储器的译码方式存储器都是挂在总线上的！并由系统唯一的分配一个地址，地址信息经过地址译码电路产生一个选通信号片选），选中某一片存储器，对该存储器进行读写操作。第三十页，共五十页，编辑于2023年，星期四当CPU访问存储器时，出现在地址总线（AB）上的地址信号可划分为两部分，直接与存储器连接的地址线可称为片内地址线，其所用根数与存储器的容量有关，容量等于2N；其中N为片内地址线的根数；剩余的地址线称为片外地址线，常可做为存储芯片的片选地址线或译码电路的输入地址线。1）.地址译码方式三种方式线选译码方式译码器方式部分译码器方式全译码器方式第三十一页，共五十页，编辑于2023年，星期四

线选译码方式：利用片外地址线或其他直接与存储器芯片片选引脚线连接，方法简单，不需附加译码电路，适用于存储芯片较少，而且片外地址线充足的系统。注意：若有多条片选线时，在CPU访问存储器期间只能有一根处于有效状态，不允许出现多条片选线同时有效的现象。译码器方式：利用译码器的输出与存储器的片选引脚线相连，译码器的输入常采用片外地址线提供，根据片外地址线的使用情况，译码器方式又可分为全译码方式和部分译码方式。第三十二页，共五十页，编辑于2023年，星期四

全译码方式：指所有片外地址线都接入译码器输入端，没有剩余，其特点是：存储器的每一个存储单元只有唯一的一个地址与之对应，不存在地址重叠现象。部分译码方式：只有部分片外地址线参加译码，剩余线状态可任意，所以会出现地址重叠现象，即一个存储单元将有多个地址与之对应，对于剩余AB线，尽量按“0”选取。2）.地址译码器地址译码器的功能是根据输入的片外地址码译码输出选通一个存储芯片或I/O设备，再结合片内地址码共同指向某一单元。任何时刻译码器的输出是唯一的，即只能有一个设备被选中。第三十三页，共五十页，编辑于2023年，星期四74LS138引脚和逻辑框图第三十四页，共五十页，编辑于2023年，星期四第三十五页，共五十页，编辑于2023年，星期四3).CPU与存储器的连接和地址分析SRAM引脚结构VCC（+5V）第三十六页，共五十页，编辑于2023年，星期四8DB16AB2CB总线系统第三十七页，共五十页，编辑于2023年，星期四例1.线选法应用。在8DB16AB2CB总线系统中扩展一片2764。第三十八页，共五十页，编辑于2023年，星期四A14,A15悬空，可选任意状态（一般取0），因此产生地址重叠现象。地址分析第三十九页，共五十页，编辑于2023年，星期四例2部分译码方式应用。8DB16AB2CB总线系统中扩展2片2716。第四十页，共五十页，编辑于2023年，星期四地址分析第四十一页，共五十页，编辑于2023年，星期四例3.全译码方式应用。8DB16AB2CB总线系统中扩展2片6264和1片2764。第四十二页，共五十页，编辑于2023年，星期四地址分析第四十三页，共五十页