第三章 组合逻辑电路

第三章组合逻辑电路第一页，共七十七页，编辑于2023年，星期四概念

指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。

数字电路根据逻辑功能特点的不同分为组合逻辑电路时序逻辑电路指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。第二页，共七十七页，编辑于2023年，星期四二、组合逻辑电路的特点功能特点：没有存储和记忆作用。

组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。

组合电路可以有一个或多个输入端,也可以有一个或多个输出端

组合逻辑电路的一般框图……表达式形式第三页，共七十七页，编辑于2023年，星期四3.1组合逻辑电路的分析分析思路：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。根据给定逻辑图写出输出逻辑式，并进行必要的化简列真值表分析逻辑功能一、组合逻辑电路的基本分析方法第四页，共七十七页，编辑于2023年，星期四[例]分析下图所示逻辑电路的功能。解：(1)写出输出逻辑函数式(3)分析逻辑功能(2)列逻辑函数真值表通过分析表达式和真值表特点来说明功能。

图示电路是由五个与非门构成的异或门11011000ZBA输出输入1010第五页，共七十七页，编辑于2023年，星期四初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。[例]分析下图电路的逻辑功能。解：(1)写出输出逻辑函数式(２)分析逻辑功能该电路为四个门电路构成的异或门第六页，共七十七页，编辑于2023年，星期四设计思路：基本步骤：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的含义与逻辑取值(即规定它们何时取值0，何时取值1)

。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。3.2组合逻辑电路的设计第七页，共七十七页，编辑于2023年，星期四真值表电路功能描述例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。1穷举法1第八页，共七十七页，编辑于2023年，星期四2逻辑表达式或卡诺图最简与或表达式化简32已为最简与或表达式4逻辑变换5逻辑电路图用与非门实现用异或门实现第九页，共七十七页，编辑于2023年，星期四真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1穷举法122逻辑表达式第十页，共七十七页，编辑于2023年，星期四3卡诺图最简与或表达式化简45逻辑变换6逻辑电路图3化简4111Y=AB+AC56第十一页，共七十七页，编辑于2023年，星期四例2：课前任务：设计一个三人表决逻辑电路，要求:三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（2）按下为通过。通过时L＝1，不通过L＝0。用与非门实现。LABC+5V要设计的逻辑电路第十二页，共七十七页，编辑于2023年，星期四ABCL00000010010001111000101111011111ABC0000111110111100002、用画卡诺图化简L=AC+BC+AB3、写出最简“与或”式1、列真值表BCACAB第十三页，共七十七页，编辑于2023年，星期四4、用与非门实现逻辑电路L=AB+AC+BC=AB•AC•BC&&&&ABCL&第十四页，共七十七页，编辑于2023年，星期四只考虑两个1位二进制数A和B相加，不考虑低位来的进位数的相加称为半加，实现半加的电路称为半加器

能够实现加法运算的电路称为加法器半加器全加器除了两个１位二进制数相加以外,还与低位向本位的进位数相加,称之为全加,所构成的电路称为全加器第十五页，共七十七页，编辑于2023年，星期四输入：A、B分别表示两个1位二进制数对应位的被除数和加数，表示低位来的进位数。

输出：求得本位的和及向高位的进位数作为输出.解：（2）逻辑函数式[例]试设计１位全加器电路。(1)分析命题，列真值表。输出输入0010100110010111000001010011100101110111第十六页，共七十七页，编辑于2023年，星期四半加器电路能用与非门实现吗？(3)对逻辑函数式进行化简(4)得出1位全加器逻辑图

原式为最简经变换得到三变量的异或式而的原式可以化简为但为了整个电路最简可与公用请同学们练习一下：半加器如何用电路实现？第十七页，共七十七页，编辑于2023年，星期四本节小结①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。③组合电路的设计步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。第十八页，共七十七页，编辑于2023年，星期四常用集成组合逻辑电路数据选择器七段显示译码器译码器加法器编码器第十九页，共七十七页，编辑于2023年，星期四编码：用数字或某种文字和符号来表示某一对象或信号的过程。数字电路中，一般用的是二进制编码。二进制只有0和1两个数码，可以把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。一位二进制代码有0和1两种，可以表示两个信号。n位二进制代码有2n种，可以表示2n个信号。这种二进制编码在电路上容易实现。对N个信号进行编码时，应按N2n来确定二进制代码的位数n3.3编码器第二十页，共七十七页，编辑于2023年，星期四

n位二进制代码有2n个状态，可表示2n个信息。二进制编码器由图可写出编码器的输出逻辑函数为由此式可列出真值表为输出输入1110111111101110111111101110111110011110110111011110111010111110111001111100100011111110Y0Y1Y2I7I6I5I4I3I2I1I0原码输出被编信号低电平有效。8线3线编码器输入8个信号Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7输出3位二进制对N个信号进行编码时，应按公式2nN来确定需要使用的二进制代码的位数n.第二十一页，共七十七页，编辑于2023年，星期四二－十进制编码器将0~9十个十进制数转换为二进制代码的电路。又称十进制编码器。

输入十进制数输出8421BCD码ABCD0123456789000000010010001101000101011001111000100110个输入端8421编码器4个输出端B=“7”+“6”+“5”+“4”A=“9”+“8”C=“7”+“6”+“3”+“2”D=“9”+“7”+“5”+“3”+“1”第二十二页，共七十七页，编辑于2023年，星期四为何要使用优先编码器？优先编码器

(即

PriorityEncoder)

1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入允许同时输入数个编码信号，但只对其中优先权最高的信号进行编码输出的电路。普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。第二十三页，共七十七页，编辑于2023年，星期四54LS148优先编码器1111110000000001111111100000000111111111111111111111111111111111111111000001010011101100110100101010101010101被编码对象选通控制端代码输出端状态标志端第二十四页，共七十七页，编辑于2023年，星期四54LS148逻辑图被编码的对象,.低电平有效选通控制端,低电平有效,只有当其为0时才可以进行编码代码输出端,为反码形式输出标志位54LS148逻辑符号图第二十五页，共七十七页，编辑于2023年，星期四从组合逻辑电路设计思路进行介绍同理电路图第二十六页，共七十七页，编辑于2023年，星期四YS=1,1#芯片停止工作，1#芯片输出Y2Y1Y0=111将两块54LS148芯片级联起来就可将输入端扩展为16个，组成16线－4线优先编码器．总输出的最高位输出，高电平有效ST=0允许工作IN8—IN15有输入54LS148111

1

01001011如果IN15—IN8中无低电平，则2#芯片的YS=Y3=0，允许1#芯片工作，将对IN7—IN0中优先权高的实行编码1100101111011以此类推总的输出标志,时编码器工作1110第二十七页，共七十七页，编辑于2023年，星期四主要要求：

理解译码的概念。

掌握二进制译码器54LS138的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌握用二进制译码器实现组合逻辑电路的方法。3.4译码器第二十八页，共七十七页，编辑于2023年，星期四译码的概念与类型

译码是编码的逆过程。

将表示特定意义信息的二进制代码翻译出来。多输入,多输出的组合逻辑电路

译码器二进制译码器二-十进制译码器

显示译码器译码器(即Decoder)

二进制代码

与输入代码对应的特定信息

译码器第二十九页，共七十七页，编辑于2023年，星期四一.二进制译码器将输入二进制代码译成相应输出信号的电路。n位

二进制代码

2n位

译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效第三十页，共七十七页，编辑于2023年，星期四2线-4线译码器逻辑图第三十一页，共七十七页，编辑于2023年，星期四允许译码器工作禁止译码

Y7~Y0由输入二进制码A2、A1、A0的取值决定。输出逻辑函数式Y0=A2A1A0Y1=A2A1A0Y2=A2A1A0Y3=A2A1A0Y4=A2A1A0Y5=A2A1A0Y6=A2A1A0Y7=A2A1A011111111000000000111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111×××1111111111××××0Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STBSTCSTA输出输入54LS138

真值表

×11111111111111111111000000000111111110000000001111111111101111110111101111110111101111001111101111101111101101011111101100111111100003线-8线二进制译码器真值表

(一)译码器工作原理逻辑图第三十二页，共七十七页，编辑于2023年，星期四(二)

二进制译码器的应用1、用于译码器的功能扩展例：用两片54LS138的8位输出通过级联实现4线-16线译码的输出00不工作正常译码1不工作正常译码有一个为低电平有一个与代码对应的输出端为低电平地址码的最高位第三十三页，共七十七页，编辑于2023年，星期四2、用作数据分配器在数据传输系统中，经常需要将总线中的数据传输到多个支路中的一路上去，传往支路中哪些一路，就需要用唯一地址译码器来选择。在这种装置中，译码器起着数据分配的作用，这种装置叫数据分配器与地址代码对应的最小项如果令而将输入数据D从端输入，则在地址码确定后、、均为1，那么，由地址确定的输出，即总线上的数据D以反码形式从端送出，欲得到原码输出只需在数据D与端之间加反相器即可译码器数据分配功能示意图第三十四页，共七十七页，编辑于2023年，星期四3、用作构成组合逻辑函数利用一些附加的门电路将最小项（n位地址输入的二进制译码器有2n个代码输入，包含n变量函数的全部最小项）恰当地组合起来,即可产生任何n变量的组合逻辑函数即二进制译码器可充当组合逻辑函数发生器。[例]用3线-8线序列码器74LS138实现下列多输出组合逻辑函数.输出的逻辑函数式为第三十五页，共七十七页，编辑于2023年，星期四只要令74LS138的地址输入端A2=A、A1=B、A0=C，则它的各输出端就是各输入变量最小项的反函数形式。即Y0—Y7分别对应为m0—m7.解：根据给定函数变换为最小项之和的形式运用还原律和摩根定理将函数变换为在74LS138之后再加四个与非门就可以实现这些函数。第三十六页，共七十七页，编辑于2023年，星期四在用高电平输出有效的译码器实现组合函数时,译码器输出为各地址输入变量最小项的原函数.只要将下面的电路中的与非门换成或门就可以了第三十七页，共七十七页，编辑于2023年，星期四这种译码器是4线-10线译码器,它的功能是将8421BCD码译成10个有效电平(高电平或低电平)的输出信号,所以称其为二-十进制译码器,属于代码变换译码器.二、二－十进制译码器10个译码输出端.当伪码输入时,十个输出端均为非有效电平.如输出低电平有效,当伪码输入时,输出增为高电平,处于无效状态.4位地址输入端输入代码“0-9”时有对应的输出,输入代码“10-15”为伪码,没有与之对应的输出第三十八页，共七十七页，编辑于2023年，星期四三、显示译码器

将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。数字显示电路组成方框图第三十九页，共七十七页，编辑于2023年，星期四(一)数码显示器简介为了直观地显示十进制数码，目前广泛采用七段字符显示器，或称为七段数码管。这种字符显示器是由七段可发光的线段拼合而成的。利用其不同的组合方式显示“0-9”的十进制码。1.七段字符显示器段组合图分段布置图第四十页，共七十七页，编辑于2023年，星期四数码显示器件按发光物质的不同分类气体放电显示器荧光数字显示器半导体显示器液体数字显示器辉光数码管、等离子体显示板荧光数码管、场致发光数字板亦称为发光二板管（LED）显示器液晶显示器、电泳显示器半导体数码管液晶显示器第四十一页，共七十七页，编辑于2023年，星期四（1）半导体数码管当前用得最广泛的显示器之一，它是用发光二板管（LED）来组成字形显示数字、文字和符号的。发光原理在半导体裁中掺入浓度很高的杂质而成的，所用材料有砷化镓、磷化镓、磷砷化等。在二极管正向导通时，电子和空穴大量复合，把多余的能量以光的形式释放出来，便发出一定波长的可见光，所含磷、砷的比例不同，发出光的波长（颜色）也不同，有绿，黄，橙及其中间色等。第四十二页，共七十七页，编辑于2023年，星期四半导体数码显示器内部接法共阳接法

共阴接法

共阳数码管是将各发光二极管阳极连在一起，接高电平，而阴极分别由译码器输出端来驱动。这种显示器由输出低电平有效的译码器来驱动。

当译码输出某段码为低电平时，二极管导通发光。

当译码输出某段码为高电平时，相应的发光二极管就导通发光，显示相应的数码。共阴数码管将各发光二极管阴极连在一起接低电平，阳极分别由译码器输出端来驱动。这种显示器可用输出高电平有效的译码器来驱动第四十三页，共七十七页，编辑于2023年，星期四主要优点：工作电压低、体积小、寿命长、响应时间短、可靠性高和亮度也较高等。

主要缺点：工作电流大。共阴极显示器BS201BS202BS207LCS011-11共阳极显示器BS204BS206LA5011-11为了将显示器电流限制在允许范围内，在译码器每一个输出端与显示器输入端之间应接入合适的限流电阻，其计算公式为：或电源电压译码器输出高电平的值LED发光时额定电压LED发光时的额定电流第四十四页，共七十七页，编辑于2023年，星期四即液态晶体(2)液晶显示器(LCD)点亮七段液晶数码管的方法与半导体数码管类似。

主要优点：工作电压低，功耗极小。主要缺点：显示欠清晰，响应速度慢。

液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。第四十五页，共七十七页，编辑于2023年，星期四

(1)共阴LED数码管显示译码器

(2)共阳LED数码管显示译码器

(3)液晶七段数码显示译码器

2.

BCD-七段显示译码器第四十六页，共七十七页，编辑于2023年，星期四（1）共阴LED数码管显示译码器用异或门驱动液晶显示器电路图工作波形图第四十七页，共七十七页，编辑于2023年，星期四

输入

输出显示RBIENRBOXxx0xxxx△11111118Xx01xxxx△0000000101100001000000000110000011111100X0110001001100001X0110010011011012X0110011011110013X0110100001100114X0110101010110115X0110110010111116X0110111011100007X0111000011111118X0111001011110119X0111010000000000

∫0111111X111xxxx△xxxxxxx*14513功能表第四十八页，共七十七页，编辑于2023年，星期四灯测试输入端最高优先权消隐输入端次优先权数据锁存输入端灭零输入端逻辑符号灭零输出端BCD-七段锁存/译码/驱动器14513第四十九页，共七十七页，编辑于2023年，星期四与数码管的连接图第五十页，共七十七页，编辑于2023年，星期四有灭零控制功能的8位数码显示系统第五十一页，共七十七页，编辑于2023年，星期四由于灭零输入端接低电平时灭零,故正常显示时需接+Vcc共阳极LED数码管与译码器接线图(2)共阳LED数码管显示译码器第五十二页，共七十七页，编辑于2023年，星期四液晶七段数码显示译码器BILEMD3D2D1D0功能(Ya~Yg)1X*X消隐01*0000~1001显示0~901*1010~1111不显示00*X锁存14543BCD-七段码液晶驱动器功能表显示方式控制端当M=0时,用于驱动共阴LED数码管,这时译码输出Yi为高电平;当M=1时,用于驱动共最LED数码管,Yi输出为低电平;当用于液晶显示时,应从M端加30~200方波,则Yi输出为反相的方波,且M端方波与LCD公共电极相连,因而驱动其段码显示.(3)液晶七段数码显示译码器第五十三页，共七十七页，编辑于2023年，星期四实现多位加法运算的电路其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。串行进位加法器超前进位加法器补充例题补充例题3.5加法器第五十四页，共七十七页，编辑于2023年，星期四串行进位加法器举例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加数A输入A3A2A1A0B3B2B1B0B3B2B1B0加数B输入低位的进位输出CO依次加到相邻高位的进位输入端CI。相加结果读数为

C3S3S2S1S0和数进位数串行加法器主要缺点是工作(运算)速度慢跳过补充例题第五十五页，共七十七页，编辑于2023年，星期四超前进位加法器举例：CT74LS283相加结果读数为C3S3S2S1S04位二进制加数B输入端4位二进制加数A输入端低位片进位输入端本位和输出端向高位片的进位输出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑CT74LS283逻辑符号与串行进位加法器区别:超前进位加法器运算时间的缩短是以增加电路复杂程度为代价而换取的第五十六页，共七十七页，编辑于2023年，星期四3.6.1数值比较器

DigitalComparator，又称数字比较器。用于比较两个数的大小。

(一)

1位数值比较器输入输出ABY(A>B)Y(A<B)Y(A=B)00001010101010011001ABAABABBY(A<B)Y(A=B)Y(A>B)3.6数值比较器和数据选择器第五十七页，共七十七页，编辑于2023年，星期四

(二)

多位数值比较器可利用1位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。例如比较A=A3A2A1A0和B=B3B2B1B0的大小：若A3>B3，则A>B；若A3<B3，则A<B；若A3=B3，则需比较次高位。

若次高位A2>B2，则A>B；若A2<B2，则A<B；若A2=B2，则再去比较更低位。依次类推，直至最低位比较结束。第五十八页，共七十七页，编辑于2023年，星期四数据选择器(Multiplexer,简称MUX)又称“多路开关”或“多路调制器”,它的功能是在选择输入(又称“地址输入”)信号的作用下,从多个数据输入通道中选择某一通道的数据(数字信息)传输至输出端.其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。二数据选择器（MUX）第五十九页，共七十七页，编辑于2023年，星期四4选1数据选择器(集成电路型号:74LS153)A1

A0Y

00

D0

01

D110

D2

11

D3

Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3D0A0D3D2D1A1Y第六十页，共七十七页，编辑于2023年，星期四Y=A1A0D0+A1A0D1+A1A0D2+A1A0D34选1数据选择器&&&&1DOD1D2D311YA0A1第六十一页，共七十七页，编辑于2023年，星期四CT74LS153

数据选择器逻辑图选择端数据输入端选通端输出端返回目录第六十二页，共七十七页，编辑于2023年，星期四逻辑式选择器的功能表0

D0D1D2D310000XX00011010Y

A1

A0

输出选通选择返回目录第六十三页，共七十七页，编辑于2023年，星期四&&123456&&78910111213141516地1W1D01D11D21D3A12S2D22W2D02D12D3A0电源1STTL集成电路：双4选1数据选择器型号:74LS153（国产T1153--T4153)输出输入A0A1SW10000010100110D0D1D2D3第六十四页，共七十七页，编辑于2023年，星期四三个地址输入端A2、A1、A0，八个数据输入端D0~D7，两个互补输出的数据输出端Y和Y，一个控制输入端