接口技术总线接口

接口技术总线接口第一页，共六十六页，编辑于2023年，星期日一、总线概述总线产生原因微型机总线的发展总线标准的分类总线的定义总线规范机械结构功能规范电器规范总线功能数据缓冲、传输、转换优先中断仲裁其他第二页，共六十六页，编辑于2023年，星期日总线分类芯片总线系统总线：8288/8282-3/8286-7驱动PC总线ISA设备总线：接口与外设间的总线IEEE488SCSICENTRONICSRS232USB1394IDE-PATASATA局部总线：定义：P82PCIVESA-VLBUSAGP总线总线主要看速度，看带宽，看驱动能力。第三页，共六十六页，编辑于2023年，星期日总线性能指标总线信息传输过程请求总线总线裁决寻址（目的地址）信息传送错误检测总线定时协议—源和目的同步同步异步—如启始位、停止位半同步—ISA操作间时间间隔为公公时钟周期的整数倍总线频宽：总线本身达到的最高传输率MB/S总线传输率：系统在一定工作方式下，所能达到的传输率显卡网络FSB第四页，共六十六页，编辑于2023年，星期日二、总线的控制（争用与仲裁）总线主设备与从设备争用的解决办法令牌法---静态仲裁CSMA/CD---允许争用和冲突-都放弃再重试综合—允许争用不允许冲突总线仲裁算法：优先级仲裁—共享总线IO系统间公平仲裁—SMP系统仲裁器的实现集中仲裁：一个，主设备多场合分布仲裁：分布于各主设备中第五页，共六十六页，编辑于2023年，星期日三、系统总线常见系统总线STD100IBMPCISAMULTIBUSI/IIVMEMCAEISAQNUBUSSTDIBMPCISAEISA 主要了解地址信号、数据信号、控制信号，多少根，增加什么功能？第六页，共六十六页，编辑于2023年，星期日PC总线

62Pin、

8数据、20地址第七页，共六十六页，编辑于2023年，星期日总线——ISA总线62+36Pin、16数据、24地址兼容PC总线第八页，共六十六页，编辑于2023年，星期日总线——EISA总线198Pin、32数据、32地址兼容PC、ISA总线两层结构插件第九页，共六十六页，编辑于2023年，星期日第十页，共六十六页，编辑于2023年，星期日四、局部总线局部总线作用PCI总线概述PCI总线结构结构图P441标准总线桥路PCI总线信号总线基本操作特点采用猝发传输方式速度较高64位可扩展隐含式裁决可靠性高（地址、命令和数据校验）三个地址空间（内存、I/O和配置）自动配置第十一页，共六十六页，编辑于2023年，星期日总线——PCI总线PCI——外围部件互联总线，局部总线PnP特性第十二页，共六十六页，编辑于2023年，星期日PCI信号定义 AD[31:0] 地址/数据 C/BE[3:0] 命令/字节许可 PAR 校验 FRAME# 成帧 TRDY# 目标就绪 IRDY# 始发就绪 STOP# 目标设备请求停止 DEVSEL# 设备选择 IDSEL 始发设备选择 REQ# 总线请求 GNT# 总线许可 CLK 系统时钟(0~33MHz) RST# 系统复位 D[63:32] 数据 BE#[7:4] 字节允许 PAR64 高字校验 REQ64# 请求64位传输 ACK64# 确认64位传输 LOCK# 资源封锁（设备独占） PERR# 校验错 SERR# 系统错 SBO# 侦测退出(snoopbackoff)， 命中了一个修改过的块 SDONE 侦测完成，探测结果为“干净” TDI 测试输入 TDO 测试输出 TCK 测试时钟 TMS 测试模式选择 TRST# 测试复位 INTA# 中断请求第十三页，共六十六页，编辑于2023年，星期日PCI命令定义第十四页，共六十六页，编辑于2023年，星期日传输操作时序第十五页，共六十六页，编辑于2023年，星期日用PCI总线构成的系统第十六页，共六十六页，编辑于2023年，星期日PCI的发展（1）66MHz时钟。在PCI2.1中允许总线以最高66MHz的时钟工作。PCI规范2.1版定义了66MHz速度下的操作。在64位的66MHz总线中，可达到的最大数据流量是8B×66M/s=528MB/s（2）CompactPCI。PCI工业计算机制造商联盟制订的规范更加坚固耐用的PCI总线在电气、逻辑和软件功能方面与PCI完全兼容支持热插拔。第十七页，共六十六页，编辑于2023年，星期日五、设备总线RS232CSCSIIDEFDDSPP。。。。。。。。。。。。第十八页，共六十六页，编辑于2023年，星期日RS232C信号定义第十九页，共六十六页，编辑于2023年，星期日SCSI总线1.特点从通道发展而来传输速度快灵活性好（适用于各种外设）设备独立性采用高级命令系统第二十页，共六十六页，编辑于2023年，星期日信号定义信号电平：单端方式差分方式第二十一页，共六十六页，编辑于2023年，星期日总线控制地址构成：设备地址(8个)逻辑单元号（逻辑设备号）逻辑分区地址（16到32位块地址）通信协议：消息传递八个阶段（操作状态）：空闲，仲裁，选择，再选择，命令，数据，状态，消息两个异步条件：注意（有消息发出），复位第二十二页，共六十六页，编辑于2023年，星期日操作状态第二十三页，共六十六页，编辑于2023年，星期日消息系统消息的作用：传递操作信息（如设备执行情况以及操作控制）消息类型： 单字消息 双字消息 多字消息第二十四页，共六十六页，编辑于2023年，星期日SCSI消息（一）第二十五页，共六十六页，编辑于2023年，星期日SCSI消息（二）第二十六页，共六十六页，编辑于2023年，星期日命令格式第二十七页，共六十六页，编辑于2023年，星期日SCSI适配器结构第二十八页，共六十六页，编辑于2023年，星期日SCSI外设控制器结构第二十九页，共六十六页，编辑于2023年，星期日SCSI总线的工作过程SCSI总线工作过程包括10个总线节拍。BUSFREE：总线自由节拍ARB：总线仲裁节拍SEL：总线选择节拍RESEL：总线重选节拍MSGIN：信息输入节拍MSGOUT：信息输出节拍DATAIN：数据输入节拍DATAOUT：数据输出节拍CMD：命令节拍STATUS：状态节拍第三十页，共六十六页，编辑于2023年，星期日各节拍转换如下图所示：RESETBUSFREEARBRESELSELMSGINOUTDATAINOUTCMDSTATUSRST第三十一页，共六十六页，编辑于2023年，星期日工作过程在复位后进入自由节拍，总线设备提出请求。进入总线仲裁节拍ARB，使优先权最高的请求设备获取总线进入选择节拍SEL，利用SEL和BSY信号及设备编码决定起始设备和目标设备；经过上述三个节拍后，进入信息传输节拍，利用MSG，C/D，I/O三个信号的不同编码，决定信息传输的方式。如为000，表示一个数据输出总线节拍，由起始设备传送到目标设备。当信息传输完成或出现错误时，利用RST信号使总线复位。第三十二页，共六十六页，编辑于2023年，星期日SCSI的发展第三十三页，共六十六页，编辑于2023年，星期日第三十四页，共六十六页，编辑于2023年，星期日IDE磁盘接口第三十五页，共六十六页，编辑于2023年，星期日IDE接口定义第三十六页，共六十六页，编辑于2023年，星期日IDE接口定义DA0~DA2 寻址，与CS1FX*和CS3FX*一起使用DIOR* 启动读周期DIOW* 启动写周期DD0~DD15 传输磁盘数据IORDY 指示磁盘驱动器需要进行数据传输。IOCS16 16位输入输出的控制信号，已准备送出或接受数据。DMARQ 启动向磁盘驱动器或从驱动器往外传输数据DMACK* 数据传输结束INTQ 驱动器中断请求DASP* 驱动器有效PDIAG* 诊断命令或复位的结果RESET* 使驱动器在加电或重新启动时回到初始状态第三十七页，共六十六页，编辑于2023年，星期日第三十八页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术39IDE接口简介IntegratedDeviceElectronics,即集成设备电子部件。1984年由Compaq开发并由WesternDigital公司生产的控制器接口。最大特点是把控制器集成到驱动器内。好处是可以消除驱动器和控制器之间的数据丢失问题,使数据传输十分可靠。这就可以提高每磁道的扇区数到30以上,从而增大容量。IDE采用了40线的单组电缆连接。在IDE的接口中,除了对AT总线上的信号作必要的控制之外,基本上是原封不动地送往硬盘驱动器。在有的资料上也称IDE为ATA接口(AT-Attachment:AT嵌入式接口)。现在的微机系统中已不再使用适配卡，而把适配电路集成到系统主板上,并留有专门的IDE连接器插口。IDE由于具有多种优点,且成本低廉,在个人微机系统中得到了最广泛的应用。第三十九页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术40增强型IDE(EIDE)接口标准增强型IDE(EnhancedIDE)是WesternDigital为取代IDE而开发的接口标准。EIDE接口已直接集成在主板上。与IDE相比,EIDE有以下几个方面的特点:1.支持大容量硬盘,最大容量可达8.4GB。而原有的IDE标准,因受到硬盘磁头数(最大为16)的限制,其管理的最大硬盘容量不超过528MB。2.EIDE标准支持除硬盘以外的其它外设。旧的IDE标准只支持硬盘,只是一个硬盘标准。而EIDE支持符合ATAPI接口(ATAttachmentPacketInterface)标准的磁带驱动器和CD-ROM驱动器。3.可连接更多的外设,最多可连接四台EIDE设备。原有IDE只提供一个IDE插座,最多只能挂接两个硬盘。EIDE提供了两个接口插座,分别称为第一IDE(Primary)接口插座和第二IDE(Secondary)接口插座。第四十页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术41每个插座又可连接两个设备,分别称为主(Master)和从(Slave)设备。因此一共可连接四台设备。第一IDE接口也称为主通道,它通常与高速的局部总线相连,用于挂接硬盘等高速的主IDE设备(PrimaryIDEDevice)。第二IDE接口称为辅通道,一般与ISA总线相连,可挂接CD-ROM或磁带机等辅IDE设备(SecondaryIDEDevice)。在BIOS设置中,要求用户对SecondaryIDEDevice的数量、主从设备的工作模式进行设置。4.EIDE具有更高的数据传输速率。原有的IDE驱动器的最大突发数据传输率(BurstDataTransferRate)仅为3MB/s。突发数据传输率是指从硬盘缓冲区读取数据的速度,其单位常用每秒兆字节(MB/s)或每秒兆位(Mb/s)。EIDE支持硬盘标准组织SFFC(SmallFormFactorCommittee)在1993年制定的宿主传输标准,如PIO(ProgrammedInput/Output)Mode3以及PIOMode4,其突发数据传输率可达11.1MB/s和16.6MB/s；也支持MultiwordMode1DMA以及MultiwordMode2DMA,其突发数据传输率为13.3MB/s和16.6MB/s。第四十一页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术425.为了支持大容量硬盘，EIDE支持三种硬盘工作模式：NORMAL、LBA和LARGE模式。NORMAL普通模式这是IDE方式。在此方式下对硬盘访问时,BIOS和IDE控制器对参数不作任何转换。在此模式下支持的最大柱面数为1024,最大磁头数为16,最大扇区数为63,每扇区字节数为512。因此支持硬盘的容量最大为:512×63×16×1024=528MB即使硬盘的实际物理容量更大,但可访问的硬盘空间也只能是528MB。LBA(LogicalBlockAddressing)逻辑块寻址模式这种模式所管理的硬盘空间突破了528MB的瓶颈,可达8.4GB。在此模式下,设置的柱面、磁头、扇区等参数并不是实际硬盘的物理参数。在访问硬盘时,由IDE控制器把由柱面、磁头、扇区等参数确定的逻辑地址转换为实际硬盘的物理地址。在LBA模式下,可设置的最大磁头数为255,其余参数与普通模式相同。由此可计算出可访问的硬盘容量为:512×63×255×1024=8.4GB第四十二页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术43LARGE大硬盘模式当硬盘的柱面超过1024而又不为LBA支持时可采用此种模式。LARGE模式采取的方法是把柱面数除以2,把磁头数乘以2,其结果总容量不变。例如,在NORMAL模式下柱面数为1220,磁头数为16,进入LARGE模式则柱面数为610,磁头数32。这样在DOS看来，柱面数小于1024,即可正常工作。相反的转换进程由BIOS的INT13H完成,以便取得正确的硬盘地址。LARGE模式支持的最大硬盘容量为:512×63×32×512=528MB用户可根据配置的实际硬盘在上述三种工作模式中选择设置。第四十三页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术44UltraDMA33和UltraDMA66接口标准SFFC将推出ATA-4标准，该标准将集成ATA-3和ATAPI并且支持更高的传输模式。在ATA-4标准没有正式推出之前，作为一个过渡性的标准,Quantum和Intel推出了UltraATA(UltraDMA)标准。UltraATA的第一个标准是UltraDMA33，主要特点如下:1.通过改善的驱动程序，充分利用硬盘控制器的性能，使硬盘在数据传输过程中避免CPU的过多干预，使系统的并行工作能力进一步地提高。2.能够在时序脉冲的上下两相进行数据传输，传输速率比单相工作的硬盘提高一倍。因此其突发数据传输率理论上可从16.6MB/s提高到33MB/s。3.由硬盘产生选通信号，并同时把缓冲区中的数据送到总线，避免了由主机送来选通信号造成的延时。第四十四页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术45UltraDMA66（或者UltraATA-66）是由Quantum和Intel在98年2月份提出的最新标准。UltraDMA66对UltraDMA33改进主要在以下几个方面：1.进一步提高了数据传输率，其突发数据传输率理论上可达66.6MB/s。2.采用了新型的CRC循环冗余校验。在突发传输数据时，主机和硬盘同时各自计算CRC并存入自己的寄存器中。突发传输结束后，主机把CRC寄存器中的值送到硬盘并与硬盘CRC寄存器中的值进行比较，从而进一步提高了数据传输的可靠性。3.改用80pin的排线(保留了与现有的电脑兼容的40pin排线，增加了40条地线)，以保证在高速数据传输中降低相邻信号线间的干扰。第四十五页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术46使用UDMA33/66标准必须具备以下几个条件：主板（控制芯片组）支持UDMA33/66规范;硬盘支持UDMA33/66规范;正确安装硬盘的UDMA33/66驱动程序。EIDE总线信号定义1:REST；2:GND；3、5、~17：D7~D02、4、~18：D8~D1519：GND；20：KEY；21：DRQ3；22：GND；23：IOW；24：GND；25：IOR；26：GND；27：IOCHRDY；28：BALE；29：DACK3；30：GND31：IRQ14；32：IOCS16；33：A1；34：GND35：A0；36：A2；37：CS0；38：CS1；39：Activitg；40：GND第四十六页，共六十六页，编辑于2023年，星期日第四十七页，共六十六页，编辑于2023年，星期日第四十八页，共六十六页，编辑于2023年，星期日第四十九页，共六十六页，编辑于2023年，星期日六、新型总线AGP总线USB总线SATA总线1394总线。。。。。。。。。。第五十页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术51AGP总线简介AGP（AcceleratedGraphicsPort）即加速图形端口。它是一种为了提高视频带宽而设计的总线规范。其视频信号的传输速率可以从PCI的132MB/s提高到266MB/s（×1模式）或者532MB/s（×2模式）。AGP不能称为总线，点对点连接，即连接控制芯片和AGP显示卡。目的是为了使3D图形数据越过PCI总线，直接送入显示子系统。这样就能突破由PCI总线形成的系统瓶颈。PCI总线在3D应用中的局限主要表现在3D图形描绘中。储存在PCI显示卡显示内存中的不仅有影像数据，还有纹理数据（TextureData）、Z轴的距离数据及Alpha变换数据等,特别是纹理数据的信息量相当大。一个有效的办法就是将纹理数据从显示内存移到主内存，以便减少显示内存的容量，从而降低显示卡的成本。第五十一页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术52性能特点:AGP以66MHzPCIRevision2.1规范为基础。在此基础上扩充了以下主要功能：1.数据读写操作的流水线操作流水线(pipelining)操作是AGP提供的仅针对主存的增强协议。由于采用了流水线操作减少了内存等待时间，数据传输速度有了很大提高。2.具有133MHz的数据传输频率AGP使用了32位数据总线和双时钟技术的66MHz时钟。双时钟技术允许AGP在一个时钟周期内传输双倍的数据，即在工作脉冲波形的两边沿（即上升沿和下降沿）都传输数据，从而达到133MHz的传输速率，即532MB/s（133M×4B/s）的突发数据传输率。3.直接内存执行DIMEAGP允许3D纹理数据不存入拥挤的帧缓冲区(即图形控制器内存)，而将其存入系统内存，从而让出帧缓冲区和带宽供其它功能使用。这种允许显示卡直接操作主存的技术称为DIME（DirectMemoryExcute）。第五十二页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术53虽然AGP把纹理数据存入主存，也可以称为UMA(UnifiedMemoryArchitecture，统一内存体系结构)技术。但是与一些低端机采用的UMA有以下两点区别：·通过AGP技术使用的主内存（称为AGPRAM）并没有完全取代显示卡的显示缓存，AGP主存只是对缓存的扩大和补充。·低端机的UMA是通过PCI接口运行的，其速度较慢。4.地址信号与数据信号分离采用多路信号分离技术(demultiplexing)，并通过使用边带寻址SBA(sidebandaddress)总线来提高随机内存访问的速度。5.并行操作允许在CPU访问系统RAM的同时AGP显示卡访问AGP内存，显示带宽也不与其它设备共享，从而进一步提高了系统性能。第五十三页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术54AGP的工作模式从上表中可以看出，要真正达到良好的3D图形处理能力，应该采用2×以上的工作模式。因此在选购主板和AGP显示卡时，要注意它们是否支持AGP2×的工作模式。第五十四页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术55四、PCI和AGP的比较由于显示卡通过AGP、芯片组与主内存相连，提高了显示芯片与主内存间的数据传输速度，让原需存入显示内存的纹理数据，现可直接存入主内存，这样可提高主内存的内存总线使用效率，也提高了画面的更新速度及Zbuffer（Z缓冲）等数据的传输速度，而且还减轻了PCI总线的负载，有利于其它PCI设备充分发挥性能。AGP插槽和AGP插卡的插脚都采用了与EISA相似的上下两层结构，因此减小了AGP插槽的尺寸。第五十五页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术56USB接口简介：USB(UniversalSerialBus)称为通用串行总线。是一种连接外围设备的机外总线。一段时间内USB将与IEEE1394共存，分别管理低速和高速外设。USB的主要性能特点1.具有热即插即用功能

USB提供机箱外的热即插即用连接，连接外设不必再打开机箱，也不必关闭主机电源。2.USB采用“级联”方式连接各个外部设备

每个USB设备用一个USB插头连接到前一个外设的USB插座上，而其本身又提供一个USB插座供下一个USB外设连接用。连接多达127个外设，两个外设间的线缆长度可达5米。3.适用于低速外设连接

USB传送速度可达12Mb/s，可与键盘、鼠标、Modem等常见外设连接，还可以与ISDN、电话系统、数字音响、打印机/扫描仪等低速外设连接。第五十六页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术57USB协议物理结构：由USB控制器（PC机）连接的层层向上的星状结构。电源、地线和2根信号线（D+、D-）组成。数据流向：由USB控制器与逻辑设备间的1对1的连接。管道、端点(Endpoint)USB通讯使用管道的概念，管道由大管道（12Mbps）、127个小管道（对应127个设备）和16个细管道（对应的是端点）组合而成。USB报文的类型:token,SOF,data,handshake,specialToken:USB之间的传输总是由主机开始，并由token包开始，由SYNC（8b)、PID(8b)、ADDR(7b)、ENDP(4b)和CRC组成。SYNC：synchronization,同步信号,所有包均利用它来同步，以便有效数据的识别。PID：说明包的身份，由前4位表示，后4位作为校对码。ADDR：7位设备地址码，表示包的传输目的地。（全0表示缺省的USB地址值）。ENDP：4位端点域，确定包要传送的端点。第五十七页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术58

CRC：循环冗余码校验，提供USB不确定的错误检测。PID的类型表示SOF：帧包的开始，由主机每1.00ms±0.05ms广播一次，包括SYNC,PID,FRAMENUMBER（11b)和CRC四个部分。Data包：响应主机的请求，输出数据到主机。第五十八页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术59Handshake包，如果端点传输类型是bulk,controlinterrupt，则在接收数据没有错误时，主机以handshake来响应，如果类型是isochrouous，则没有handshake。仅包括SYNC和PID两部分。Special包，主机在低速方式下与低速设备通讯时，以special包作为起始包，然后通讯。传输类型：control,isochronous,interrupt和bulk.Control:双向，包括2~3个阶段：setup阶段，data阶段（可能不存在）和status阶段。Setup阶段：发命令给设备；data阶段：传输Setup阶段所表征的数据；status阶段：设备返回握手信号给主机。USB协议规定每个设备使用端点0来完成控制传送，它用在当USB设备第一次被USB主机检测到时和USB主机交换信息，若发生错误且不能被覆盖，需重传。Isochronous（等时同步）：可是单向亦可双向，要求传输速率是恒定且能容忍错误，传送的最大数据包是1024B/ms。第五十九页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术60Interrupt：单向仅能输入至主机，支持数据量很小且频率较低的端点。USB的中断是轮转(polling)类型，USB设备在高速情况下轮转周期为1ms~255ms，低速设备为10ms~255ms。如发生错误需在下一次polling中重传。Bulk：可单向亦可双向，支持大量精确数据通讯，但传输时间不重要的端点。若出现错误则重传。USB对设备提供的电源有限，USB主机对地电源电压为4.75V~5.25V,设备能吸入的最大电流值为500mA。一般要求自带电源。第六十页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术61IEEE1394总线简介：IEEE1394是一种串行接口标准多功能、高速度的机外总线。主要性能特点1.采用“级联”方式连接各个外部设备

在一个端口上最多可以连接63个设备，设备间采用树形或菊花链结构。设备间电缆的最大长度是4.5m，采用树形结构时可达16层，从主机到最末端外设总长可达72M。2.能够向被连接的设备提供电源IEEE1394的连接电缆(Cable)中共有六条芯线。其中两条线为电源线，其它四条线被包装成两对双绞线，用来传输信号。电源的电压范围是8~40V直流电压，最大电流1.5A。即使设备断电或者出现故障也不影响整个网络的运转。第六十一页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术623.采用基于内存的地址编码，具有高速传输能力总线采用64位的地址宽度(16位网络ID，48位内存地址)，16位网络ID中，高10位表示总线标识(bus-ID),低6位表示物理标识（physical-ID），每个域保留全1为特殊用途，因此共有1023个总线地址，每个总线地址有63个物理结点；将资源看作寄存器和内存单元，可以按照CPU—内存的传输速率进行读写操作，具有高速的传输能力。1394总线的数据传输率最高可达400Mbps，适用于各种高速设备。4.采用点对点结构(peertopeer)任何两个支持IEEE1394的设备可以直接连接，不需要通过电脑控制，例如在电脑关闭的情况下，仍可以将DVD播放机与数字电视机连接而直接播放光盘节目。5.安装方便且容易使用允许热即插即用，不必关机即可随时动态配置外部设备，增加或拆除外设后IEEE1394会自动调整拓朴结构，重设整个外设网络状态。第六十二页，共六十六页，编辑于2023年，星期日2023/6/19微机接口技术63IEEE1394的工作模式两种总线数据传输模式Backplane模式支持12.5、25、50Mbps的传输速率；Cable模式支持100、200、400Mbps的