任意进制计数器的构成以及时序逻辑电路设计详解

上传人：基*** IP属地：广东上传时间：2023-06-18 格式：PPT 页数：88 大小：34.13MB 积分：15 举报 版权申诉

已阅读5页，还剩83页未读，继续免费阅读

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

（优选）任意进制计数器的构成以及时序逻辑电路设计ppt讲解1本文档共88页；当前第1页；编辑于星期三\20点22分四、任意进制计数器的构成方法若已有N进制计数器（如74LS161)，现在要实现M进制计数器6.3.2计数器N进制M进制任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。【】内容回顾本文档共88页；当前第2页；编辑于星期三\20点22分1.M<N的情况在N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器了，其方法有置零法（复位法）和置数法（置位法）。6.3.2计数器置数法置零法【】内容回顾本文档共88页；当前第3页；编辑于星期三\20点22分a.置零法：置零法适用于有置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意图如图所示。6.3.2计数器异步清零暂态【】内容回顾本文档共88页；当前第4页；编辑于星期三\20点22分a.置零法（复位法）基本思想是：计数器从全0状态S0开始计数，计满M个状态后产生清零信号，使计数器恢复到初态S0，然后再重复上述过程。异步清零SM状态进行译码产生置零信号并反馈到异步清零端()，使计数器立即返回S0状态。SM状态只在极短的瞬间出现，通常称它为“过渡态”。暂态10ns左右【】内容回顾本文档共88页；当前第5页；编辑于星期三\20点22分异步复位法（异步置零）

适用于异步清0的集成计数器，当满足清0条件时，立即清0。

①计数到M时，清0，②写SM=（）2，全部Q为1的端相与非→

利用异步复位端，跳过多余状态，实现任意进制计数。【】内容回顾本文档共88页；当前第6页；编辑于星期三\20点22分【例】用74160实现7进制计数器。置零法，M=7，在SM=S7=0111处反馈清零。CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3本文档共88页；当前第7页；编辑于星期三\20点22分【例】用74161实现12进制计数器。置零法，M=12，在SM=S12=1100处反馈清零。CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3本文档共88页；当前第8页；编辑于星期三\20点22分注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图所示。6.3.2计数器01011000001本文档共88页；当前第9页；编辑于星期三\20点22分b.置数法：有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异步预置数。置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。6.3.2计数器利用端重复置入某个数值，跳过多余状态（N-M个），实现任意进制计数。本文档共88页；当前第10页；编辑于星期三\20点22分6.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M 种状态取前M种状态置零取0000——（M-1）2个状态(以具有同步预置数端的集成计数器为例)本文档共88页；当前第11页；编辑于星期三\20点22分【例】用74160实现7进制计数器(置数法)。(1)置数法（取前M种状态），CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在SM-1=S6=0110处反馈置零。本文档共88页；当前第12页；编辑于星期三\20点22分6.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M 种状态取后M 种状态取后M种状态取(N-M)2——(N-1)2个状态。可采用进位输出端置最小数(N-M)2法(以具有同步预置数端的集成计数器为例)本文档共88页；当前第13页；编辑于星期三\20点22分【例】用74160实现7进制计数器(置数法)。(2)置数法（取后M种状态），CLK计数输入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在进位输出端处反馈置最小数数SN-M=S10-7=S3=00111本文档共88页；当前第14页；编辑于星期三\20点22分6.3.2计数器置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）取前M 种状态取中间M种状态取后M 种状态取中间M种状态取(i)2——(i+M-1)2共M个状态(以具有同步预置数端的集成计数器为例)本文档共88页；当前第15页；编辑于星期三\20点22分

①选定循环初态Si，确定i，写i=（）2，→D3D2D1D0②判定循环末态Si+M-1

③写i+M-1=（）2，将Si+M-1全部Q为1的端相与非→同步预置数法:本文档共88页；当前第16页；编辑于星期三\20点22分【例】用74161实现12进制计数器。(2)置数法（i=1），CLK计数输入11进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S12=1100处反馈置1。本文档共88页；当前第17页；编辑于星期三\20点22分【例】用74161实现12进制计数器。(2’)置数法（i=3），CLK计数输入11进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S14=1110处反馈置1。本文档共88页；当前第18页；编辑于星期三\20点22分【例】如图所示电路是可变计数器。试分析当控制变量A为1和0时电路为几进制计数器。6.3.2计数器解：置位信号为预置数为D3D2D1D0＝0000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161＆1³11AY进位输出CLK本文档共88页；当前第19页；编辑于星期三\20点22分小结基本要求：掌握74160、74161各管脚的功能；掌握用74160、74161实现不同进制的方法。作业：P349思考题和习题6-12题、6-13题、6-14题、6-16题本文档共88页；当前第20页；编辑于星期三\20点22分（1）M=M1•M2，即M分解为M1×M2，可采用串行进位方式/并行进位方式。（以两片级联为例）串行进位方式:以低位片的进位输出信号作为高位片的时钟输入信号。两片始终同时处于计数状态.并行进位方式:以低位片的进位输出信号作为高位片的控制信号（使能），两片的CLK同时接计数输入。整体清0方式整体置数方式串行进位方式并行进位方式如果要求实现的进制M超过单片计数器的计数范围时，必须将多片计数器级联，才能实现M进制计数器。2.M>N的情况本文档共88页；当前第21页；编辑于星期三\20点22分（2）当M为素数时，不能分解为M1和M2，采用整体清0/整体置数方式。首先将两片N进制计数器按串行进位方式或并行进位方式联成N×N>M进制计数器，再按照M<N的置零法和置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。本文档共88页；当前第22页；编辑于星期三\20点22分【例】用74160实现100进制计数器。(1)并行进位，M=100=10*10。CLK计数输入进位输出111C1234561112131415161778910Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3本文档共88页；当前第23页；编辑于星期三\20点22分【例】用74160实现100进制计数器。(2)串行进位，M=100=10*10。CLK计数输入？思考：为什么进位端要加一个反相器？不加会有什么结果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31本文档共88页；当前第24页；编辑于星期三\20点22分CLK123456111213141516177891018192021C为什么进位端要加一个反相器？不加会有什么结果？本文档共88页；当前第25页；编辑于星期三\20点22分【例】用74160实现24进制计数器。整体置零法进位输出COM=24，在SM=S24=00100100处反馈清零。CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311本文档共88页；当前第26页；编辑于星期三\20点22分CLKCO12345618192021222324本文档共88页；当前第27页；编辑于星期三\20点22分【例】用74160实现24进制计数器。整体置数法进位输出COCLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=24，在Si+M-1=S23=00100011处反馈置零。本文档共88页；当前第28页；编辑于星期三\20点22分【例】用74160实现24进制计数器。整体置数法进位输出COCLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=2,M=24，在Si+M-1=S25=00100101处反馈置零。1本文档共88页；当前第29页；编辑于星期三\20点22分【例】用74160实现63进制计数器。整体置零法进位输出M=63，在SM=S63=01100011处反馈清零。CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311本文档共88页；当前第30页；编辑于星期三\20点22分【例】用74160实现63进制计数器。整体置数法进位输出CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=63，在Si+M-1=S62=01100010处反馈置零。本文档共88页；当前第31页；编辑于星期三\20点22分【例】用74160实现63进制计数器。整体置数法进位输出CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=6,M=63，在Si+M-1=S68=01101000处反馈置零。1本文档共88页；当前第32页；编辑于星期三\20点22分【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解：用整体法先将两片74LS161构成256进制（16×16进制），该256进制计数器实际为二进制计数器(28),6.3.2计数器注意！故若由74LS161构成53进制计数器，先要将53化成二进制数码，再根据整体置数法或整体置零法实现53进制。本文档共88页；当前第33页；编辑于星期三\20点22分253余1K0262余0K1132余1K262余0K332余1K41转换过程：(53)D=()B例：110101商为02余1K40本文档共88页；当前第34页；编辑于星期三\20点22分【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码6.3.2计数器（53)D＝（110101)B＝（00110101)B（1）整体置零法实现53进制。（M=53）本文档共88页；当前第35页；编辑于星期三\20点22分利用整体置零法由74LS161构成53进制加法计数器如图所示。实现从00000000到00110100的53进制计数器十进制数53对应的二进制数为0011010110101100本文档共88页；当前第36页；编辑于星期三\20点22分【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码6.3.2计数器（53)D＝（110101)B＝（00110101)B（2）整体置数法实现53进制。(M=53)本文档共88页；当前第37页；编辑于星期三\20点22分利用整体置数法由74LS161构成53进制加法计数器如图所示。EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲1由74LS161构成的53进制加法计数器实现从00000000到00110100的53进制计数器十进制数53对应的二进制数为0011010100101100本文档共88页；当前第38页；编辑于星期三\20点22分【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码6.3.2计数器（53)D＝（110101)B＝（00110101)B（2）整体置数法实现53进制。(M=53)本文档共88页；当前第39页；编辑于星期三\20点22分利用整体置数法由74LS161构成53进制加法计数器如图所示。实现从00000010到00110110的53进制计数器十进制数54对应的二进制数为0011011010101100EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲1由74LS161构成的53进制加法计数器1本文档共88页；当前第40页；编辑于星期三\20点22分DC1QQ¢DC1QDC1QDC1QCLKQ1Q2Q0Q3移位寄存器型计数器电路的一般结构反馈逻辑电路D0Q¢Q¢Q¢其反馈电路的表达式为移位寄存器型计数器的结构可表示为图所示的框图形式。6.3.2计数器环形计数器是反馈函数中最简单的一种，其D0=Q3五、移位寄存器型计数器本文档共88页；当前第41页；编辑于星期三\20点22分1.环形计数器（P305）电路如图所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。6.3.2计数器本文档共88页；当前第42页；编辑于星期三\20点22分设初态为Q0Q1Q2Q3=1000,则其状态转换图为6.3.2计数器注：此电路有几种无效循环，而且一旦脱离有效循环，则不会自动进入到有效循环中，故此环形计数器不能自启动，必须将电路置到有效循环的某个状态中。

本文档共88页；当前第43页；编辑于星期三\20点22分DC1QQ¢DC1QDC1QDC1QCLKQ1Q2Q0Q3能自启动的环形计数器电路反馈逻辑电路Q¢Q¢Q¢6.3.2计数器加了反馈逻辑电路的能自启动的环形计数器的电路其状态方程为本文档共88页；当前第44页；编辑于星期三\20点22分则可画出它的状态转换图为6.3.2计数器有效循环1.环形计数器结构简单，不需另加译码电路；2.环形计数器的缺点是没有充分利用电路的状态。n位移位寄存器组成的环形计数器只用了n个状态，而电路共有2n个状态。本文档共88页；当前第45页；编辑于星期三\20点22分环形计数器的特点优点:电路结构简单缺点:没有充分利用电路的状态用n位移位寄存器组成的环形计数器只用了n个状态本文档共88页；当前第46页；编辑于星期三\20点22分环扭形计数器（也叫约翰逊计数器），其D0=Q36.3.2计数器其状态转换图为此电路不能自启动！！！2.扭环形计数器本文档共88页；当前第47页；编辑于星期三\20点22分为了实现自启动，则将电路修改成如图所示电路。6.3.2计数器DC1QQ¢DC1QDC1QDC1QCLKQ1Q2Q0Q3可以自启动的扭环形计数器电路Q¢Q¢Q¢本文档共88页；当前第48页；编辑于星期三\20点22分其状态转换表为6.3.2计数器DC1QQ¢DC1QDC1QDC1QCLKQ1Q2Q0Q3可以自启动的扭环形计数器电路Q¢Q¢Q¢本文档共88页；当前第49页；编辑于星期三\20点22分6.3.2计数器a.n位移位寄存器构成的扭环型计数器的有效循环状态为2n个，比环形计数器提高了一倍;b.在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争－冒险现象;c.虽然扭环型计数器的电路状态的利用率有所提高，但仍有(2n－2n)个状态没有利用。扭环型计数器的特点本文档共88页；当前第50页；编辑于星期三\20点22分在数字信号的传输和数字系统的测试中，有时会用到一组特定的串行数字信号，如00010111（时间顺序为由左而右）等，这种串行数字信号叫做序列信号。序列信号发生器是能够循环产生一组或多组序列信号的时序电路，它可以用计数器和数据选择器实现，也可采用带反馈逻辑电路的移位寄存器构成。六、计数器的应用2.序列信号发生器

本文档共88页；当前第51页；编辑于星期三\20点22分00010111（时间顺序为由左而右）本文档共88页；当前第52页；编辑于星期三\20点22分序列信号输出为00110111本文档共88页；当前第53页；编辑于星期三\20点22分例、试分析图所示电路的逻辑功能，要求写出电路的输出序列信号，说明电路中JK触发器的作用。序列信号发生器(计数器的应用）EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161D0D1D2D3D4D5D6D7A0A1A2YS74LS151JC1KQQ¢11Y¢1CLKY本文档共88页；当前第54页；编辑于星期三\20点22分解：本例题是一序列信号发生器，74LS161构成8进制计数器，与74LS151构成序列信号输出网络，JK触发器起输出缓冲作用，防止输出出现冒险现象。其输出状态表如下6.3.4*序列信号发生器(计数器的应用）EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161D0D1D2D3D4D5D6D7A0A1A2YS74LS151JC1KQQ¢11Y¢1CLKY本文档共88页；当前第55页；编辑于星期三\20点22分六、计数器的应用3.用计数器实现数字频率计本文档共88页；当前第56页；编辑于星期三\20点22分六、计数器的应用3.用计数器实现数字频率计本文档共88页；当前第57页；编辑于星期三\20点22分小结基本要求：掌握74160、74161各管脚的功能；掌握用74160、74161实现不同进制的方法。作业：P350思考题和习题6-12题、6-13题、6-14题、6-16题本文档共88页；当前第58页；编辑于星期三\20点22分6.4.1同步时序逻辑电路的设计方法步骤：一、逻辑抽象，得出电路的状态转换图或状态转换表1.分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量；2.定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号；3.按照题意列出电路的状态转换表或画出电路的状态转换图。6.4时序逻辑电路的设计方法本文档共88页；当前第59页；编辑于星期三\20点22分二、状态化简

若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个状态去，则称这两个状态为等价状态。等价状态可以合并，这样设计的电路状态数少，电路越简。6.4.1同步时序逻辑电路的设计方法三、状态分配(状态分配也叫状态编码)a.确定触发器的数目n；b.确定电路的状态数M，应满足2n－1<M≤2n;c.进行状态编码，即将电路的状态和触发器状态组合对应起来。本文档共88页；当前第60页；编辑于星期三\20点22分a.选定触发器的类型；b.由状态转换图（或状态转换表）和选定的状态编码、触发器的类型，写出电路的状态方程、驱动方程和输出方程。五、根据得到的方程式画出逻辑图六、检查设计的电路能否自启动若电路不能自启动，则应采取下面措施：a.通过预置数将电路状态置成有效循环状态中；b.通过修改逻辑设计加以解决。四、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程6.4.1同步时序逻辑电路的设计方法本文档共88页；当前第61页；编辑于星期三\20点22分同步时序逻辑电路设计过程框图如图6.4.1所示。6.4.1同步时序逻辑电路的设计方法本文档共88页；当前第62页；编辑于星期三\20点22分【例1】用JK触发器设计一个六进制同步计数器。(1)原始状态转换图（逻辑抽象）S0S1S2S5S4S3000001(2)状态分配取二进制自然码顺序得到状态转换图。000001010101100011000001根据设计要求，设定状态，画出状态转换图。该状态图不需化简。本文档共88页；当前第63页；编辑于星期三\20点22分000001010101100011000001(3)求方程Q2Q1Q00001111001

XXX/X