存储系统及半导体存储器

存储系统及半导体存储器第一页，共二十四页，编辑于2023年，星期日主要内容半导体存储器的分类随机存取存储器只读存储器CPU与存储器的连接微机中存储系统的结构第二页，共二十四页，编辑于2023年，星期日半导体存储器的分类随机存取存储器双极性半导体RAM动态金属氧化物（MOS)RAM读写存储器掩膜式ROM可编程ROM(PROM,ProgrammableROM)可擦除的PROM（EPROM，ErasableProgrammableROM）

电可擦除的PROM（E2PROM，ElectricallyErasableProgrammableROM）第三页，共二十四页，编辑于2023年，星期日随机存取存储器静态RAM（SRAM)基本的存储电路典型的静态RAM芯片

6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8位）、628128（128KB×8位）等。

第四页，共二十四页，编辑于2023年，星期日随机存取存储器动态RAM（DRAM)单管动态存储电路动态RAM的刷新

为保持电容中的电荷不丢失，必须对动态RAM不断进行读出和再写入

第五页，共二十四页，编辑于2023年，星期日随机存取存储器动态RAM（DRAM)64K位动态RAM存储器

芯片2164A的容量为64K×1位，即片内共有64K（65536）个地址单元，每个地址单元存放一位数据。需要16条地址线，地址线分为两部分：行地址与列地址。芯片的地址引线只要8条，内部设有地址锁存器，利用多路开关，由行地址选通信号变低（RowAddressStrobe），把先出现的8位地址，送至行地址锁存器；由随后出现的列地址选通信号（ColumnAddressStrobe）把后出现的8位地址送至列地址锁存器。这8条地址线也用于刷新（刷新时地址计数，实现一行行刷新）。第六页，共二十四页，编辑于2023年，星期日随机存取存储器

64K存储体由4个128×128的存储矩阵构成。每个128×128的存储矩阵，有7条行地址和7条列地址线进行选择。7条行地址经过译码产生128条选择线，分别选择128行；7条列地址线经过译码也产生128条选择线，分别选择128列。

第七页，共二十四页，编辑于2023年，星期日随机存取存储器

锁存在行地址锁存器中的7位行地址RA6～RA0同时加到4个存储矩阵上，在每个矩阵中都选中一行，则共有512个存储电路被选中，它们存放的信息被选通至512个读出放大器，经过鉴别、锁存和重写。锁存在列地址锁存器中的7位列地址CA6～CA0（地址总线上的A14～A8），在每个存储矩阵中选中一列，则共有4个存储单元被选中。最后经过1/4I/O门电路（由RA7与CA7控制）选中一个单元，可以对这个单元进行读写。第八页，共二十四页，编辑于2023年，星期日只读存储器

只读存储器ROM，是一种非易失性的半导体存储器件。其中所存放的信息可长期保存，掉电也不会丢失，常被用来保存固定的程序和数据。在一般工作状态下，ROM中的信息只能读出，不能写入。对可编程的ROM芯片，可用特殊方法将信息写入，该过程被称为“编程”。对可擦除的ROM芯片，可采用特殊方法将原来信息擦除，以便再次编程。第九页，共二十四页，编辑于2023年，星期日只读存储器掩膜式ROM

掩膜式ROM一般由生产厂家根据用户的要求定制的。第十页，共二十四页，编辑于2023年，星期日只读存储器可编程的ROM

出厂时，所有存储单元的熔丝都是完好的。编程时，通过字线选中某个晶体管。若准备写入1，则向位线送高电平，此时管子截止，熔丝将被保留；若准备写入0，则向位线送低电平，此时管子导通，控制电流使熔丝烧断。换句话说，所有存储单元出厂时均存放信息1，一旦写入0使熔丝烧断，就不可能再恢复。第十一页，共二十四页，编辑于2023年，星期日只读存储器可擦除可编程的ROM（EPROM）

特点：芯片的上方有一个石英玻璃的窗口，通过紫外线照射，芯片电路中的浮空晶栅上的电荷会形成光电流泄漏走，使电路恢复起始状态，从而将写入的信号擦去。

第十二页，共二十四页，编辑于2023年，星期日只读存储器可擦除可编程的ROM（EPROM）

原理：在N型的基片上安置了两个高浓度的P型区，它们通过欧姆接触，分别引出源极（S）和漏极（D），在S和D之间有一个由多晶硅构成的栅极，但它是浮空的，被绝缘物SiO2所包围。第十三页，共二十四页，编辑于2023年，星期日只读存储器可擦除可编程的ROM（EPROM）

出厂时，硅栅上没有电荷，则管子内没有导电沟道，D和S之间是不导电的。当把EPROM管子用于存储矩阵时，它输出为全1（或0）。要写入时，则在D和S之间加上25V的高压，另外加上编程脉冲（其宽度约为50ms），所选中的单元在这个电源作用下，D和S之间被瞬时击穿，就会有电子通过绝缘层注入到硅栅，当高压电源去除后，因为硅栅被绝缘层包围，故注入的电子无处泄漏走，硅栅就为负，于是就形成了导电沟道，从而使EPROM单元导通，输出为“0“（或”1“）。

第十四页，共二十四页，编辑于2023年，星期日只读存储器可擦除可编程的ROM（EPROM）

典型芯片：

Intel27512

特性：64K×8的EPROM芯片，

28脚双列直插式封装，地址线为16条A15～A0，数据线8条O7～O0，带有三态输出缓冲，读出时只需单一的＋5V电源。

第十五页，共二十四页，编辑于2023年，星期日只读存储器可擦除可编程的ROM（EPROM）

内部结构

27512有五种工作方式读方式维持方式编程方式校验方式编程禁止方式

第十六页，共二十四页，编辑于2023年，星期日只读存储器电可擦除可编程的ROM（E2PROM）

应用特性：（1）对硬件电路没有特殊要求，编程简单。（2）采用＋5V电源擦写的E2PROM，通常不需要设置单独的擦除操作，可在写入过程中自动擦除。（3）E2PROM器件大多是并行总线传输的

第十七页，共二十四页，编辑于2023年，星期日只读存储器闪速存储器（FlashMemory）

FlashMemory芯片借用了EPROM结构简单，又吸收了E2PROM电擦除的特点；不但具备RAM的高速性，而且还兼有ROM的非挥发性。同时它还具有可以整块芯片电擦除、耗电低、集成度高、体积小、可靠性高、无需后备电池支持、可重新改写、重复使用性好（至少可反复使用10万次以上）等优点。平均写入速度低于0.1秒。使用它不仅能有效解决外部存储器和内存之间速度上存在的瓶颈问题，而且能保证有极高的读出速度。

FlashMemory芯片抗干扰能力很强。

第十八页，共二十四页，编辑于2023年，星期日CPU与存储器的连接存储器地址分配和译码地址译码器74LS138

74LS138有三条控制线G1，，，只有当G1等于1，等于0，等于0时，三－八译码器才能工作，否则译码器输出全为高电平。输出信号Y0Y7是低电平有效的信号，对应于ＣＢＡ的任何一种组合输入，其８个输出端中只有一个是０，其他７个输出均为１。

第十九页，共二十四页，编辑于2023年，星期日CPU与存储器的连接存储器容量扩充技术位扩充当实际存储芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。字扩充当存储芯片上每个存储单元的字长已满足要求，但存储单元的个数不够，需要增加的是存储单元的数量，就称为字扩展。字位扩充需要同时进行位扩充和字扩充才能满足系统存储容量需求的方法称为字位扩充。第二十页，共二十四页，编辑于2023年，星期日CPU与存储器的连接存储器芯片片选端的处理线选法地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选法。部分译码法用部分高位地址进行译码产生片选信号。完全译码法

全部高位地址译码产生片选信号。第二十一页，共二十四页，编辑于2023年，星期日存储系统IBMPC/XT的存储系统

IBMPC/XT采用Intel8086/8088微处理器，其地址为20位，寻址范围为1MB，其物理地址范围为00000H～FFFFFH。通常1MB空间分为3个区，即RAM区、保留区和ROM区。

80x86扩展存储器

高端内存区（HMA－HighMemoryArea）。它是1024KB至1088KB之间的64KB内存，称为高端内存区，其地址为100000H～10FFEFH或以上

第二十二页，共二十四页，编辑于2023年，星期日存储系统扩展内存块（EMB－ExtendedMemoryBlock）是指lMB以上的内存空间，其地址是从100000H开始，连续不断向上扩展的内存，所以把这种内存称为EMB（ExtendedMemoryBlock）

扩充内存（EMS－ExpandedMemorySpecification）扩充内存是利用1MB内存中64KB的内存区，此内存区为连续的4页，每页为16KB的实际页内存，它们映射（