锁相技术及频率合成

锁相技术及频率合成第一页，共七十八页，编辑于2023年，星期四7.1锁相环路7.2集成锁相环路和锁相环路的应用7.3频率合成原理

第7章锁相技术及频率合成

第二页，共七十八页，编辑于2023年，星期四

7.1锁相环路

7.1.1锁相环路的基本工作原理锁相环路基本组成框图如图7.1所示。锁相环路是由鉴相器(PD)、环路滤波器（LF）和压控振荡器（VCO）三个基本部件构成的闭合环路。第三页，共七十八页，编辑于2023年，星期四图7.1锁相环路基本组成方框图第四页，共七十八页，编辑于2023年，星期四图7.2两个信号的频率和相位之间的关系第五页，共七十八页，编辑于2023年，星期四

7.1.2锁相环路的数学模型

1.鉴相器在锁相环路中，鉴相器是一个相位比较装置，用来检测输入信号电压ui(t)和输出信号电压uo(t)之间的相位差，并产生相应的输出电压ud(t)。设压控振荡器的输出电压uo(t)为

uo(t)=Uomcos［ωrt+φo(t)］(7―1)

设环路输入电压ui(t)为

ui(t)=Uimsin［ωit+φi(t)］(7―2)第六页，共七十八页，编辑于2023年，星期四在同频率上对两个信号的相位进行比较，可得输入信号ui(t)的总相位

ωit+φi(t)=ωrt+(ωi-ωr)t+φi(t)=ωrt+Δωit+φi(t)=ωrt+φi(t)(7―3)图7.3乘法器鉴相第七页，共七十八页，编辑于2023年，星期四将式(7―3)代入式(7―2)中，得

ui(t)=Uimsin［ωrt+φi(t)］(7―4)

Aui(t)uo(t)=1/2AUimUomsin［2ωrt+φi(t)+φo(t)］

+1/2AUimUomsin［φi(t)-φo(t)］(7―5)

经过低通滤波器（LPF）滤除2ωr成分之后，得到鉴相器输出的有效分量为

ud(t)=1/2AUimUomsin［φi(t)-φo(t)］

=Adsinφe(t)(7―6)第八页，共七十八页，编辑于2023年，星期四图7.4正弦鉴相器的鉴相特性及其电路模型第九页，共七十八页，编辑于2023年，星期四

2.压控振荡器压控振荡器是一个电压-频率变换装置,在环路中作为被控振荡器,它的振荡频率应随输入控制电压uc(t)线性地变化，可用线性方程来表示，即

ωo(t)=ωr(t)+A0uc(t)(7―7)第十页，共七十八页，编辑于2023年，星期四图7.5压控振荡器的控制特性及其电路相位模型第十一页，共七十八页，编辑于2023年，星期四压控振荡器的输出反馈到鉴相器上，对鉴相器输出误差电压ud(t)起作用的不是其频率，而是其相位(7―8)(7―9)(7―10)第十二页，共七十八页，编辑于2023年，星期四

3.环路滤波器图7.6环路滤波器的模型第十三页，共七十八页，编辑于2023年，星期四

1)RC积分滤波器电路构成如图7.7所示。传输算子为(7―11)式中，τ=RC是时间常数，是滤波器唯一可调的参数。令p=jΩ并代入上式即可得滤波器的频率特性为第十四页，共七十八页，编辑于2023年，星期四图7.7RC积分滤波器图7.8RC比例积分滤波器第十五页，共七十八页，编辑于2023年，星期四２）RC比例积分滤波器电路构成如图7.8所示。RC比例积分滤波器与RC积分滤波器相比，附加了一个与电容器串联的电阻R2。传输算子为(7―12)式中，τ1=(R1+R2)C，τ2=R2C，它们是滤波器独立可调的参数。该电路的频率特性为(7―13)第十六页，共七十八页，编辑于2023年，星期四３）有源比例积分滤波器有源比例积分滤波器由运算放大器组成，如图7.9所示，其传输算子是(7―14)式中，τ1=(R1+AR1+R2)C；τ2=R2C；A是运算放大器无反馈时的电压增益。若运算放大器的增益很高，则(7―15)第十七页，共七十八页，编辑于2023年，星期四图7.9有源比例积分滤波器第十八页，共七十八页，编辑于2023年，星期四式中，τ1=R1C。传输算子的分母中只有一个p，是一个积分因子，因此，高增益的有源比例积分滤波器又称为理想积分滤波器。显然，A越大,就越接近理想积分滤波器。此滤波器的频率响应为第十九页，共七十八页，编辑于2023年，星期四

4.锁相环路相位模型及锁相环路的数学模型将环路的三个基本模型连接起来的锁相环路相位模型，如图7.10所示。通常将这个模型称为PLL的相位模型。这个模型直接给出了输入相位φi(t)与输出相图7.10锁相环路的相位模型第二十页，共七十八页，编辑于2023年，星期四按图7.10的环路相位模型，不难导出环路的数学模型:(7―16)式(7―16)是锁相环路数学模型的一般形式，也称动态方程，从物理概念上可以逐项理解它的含义;式中pφe(t)显然是环路的瞬时频差(7―17)右边第一项pφi(t)称固定角频率，(7―18)第二十一页，共七十八页，编辑于2023年，星期四式中最后一项

AdA0AF(p)sinφe(t)称控制角频差，

AdA0AF(p)sinφe(t)=Δωo(t)=ωo-ωr(7―19)

其表示压控振荡器在uc(t)=AdAF(p)sinφe(t)的作用下，产生振荡角频率ωo偏离ωr的数值。于是动态方程(7―16)构成如下关系：瞬时频差=固有频差-控制频差从方程(7―16)可以解出稳态相差第二十二页，共七十八页，编辑于2023年，星期四

7.1.3锁相环路的捕捉特性当环路未加输入信号ui(t)时，VCO上没有控制电压，它的振荡频率为ωr。若将频率ωi恒定的输入信号加到环路上去，固有频差（起始频差）Δωi=ωi-ωr，因而在接入ui(t)的瞬间，加到鉴相器的两个信号的瞬时相位差第二十三页，共七十八页，编辑于2023年，星期四相应地，鉴相器输出的误差电压ud(t)=AdsinΔωit。显然，ud(t)是频率为Δωi的差拍电压。下面分三种情况进行讨论：

(1)Δωi(t)较小，即VCO的固有振荡频率ωr与输入信号频率ωi相差较小。

(2)Δωi较大，即ωr与ωi相差较大，使Δωi超出环路滤波器的通频带，但仍小于捕捉带Δωp。（3）Δωi很大，即ωr与ωi相差很大，使Δωi不但远大于环路滤波器的通频带，而且大于捕捉带Δωp。

第二十四页，共七十八页，编辑于2023年，星期四图7.11捕捉过程示意图第二十五页，共七十八页，编辑于2023年，星期四图7.12捕捉过程中ud(t)的波形第二十六页，共七十八页，编辑于2023年，星期四

7.1.4锁相环路的跟踪特性当环路锁定后，如果输入信号频率ωi或VCO振荡频率ωo发生变化，则VCO振荡频率ωo跟踪ωi而变化，维持ωo=ωi的锁定状态，这个过程称为跟踪过程或同步过程。相应地，能够维持环路锁定所允许的最大固有频差|Δωi|，称为锁相环路的同步带或跟踪带，用ΔωH表示。第二十七页，共七十八页，编辑于2023年，星期四

7.1.5一阶锁相环路的性能分析没有滤波器时，AF(p)=1。设输人信号ui(t)为频率ωi不变的基准信号，且ωi＞ωr，即固有频差pφi(t)＝dφi(t)/dt＝Δωi＝ωi-ωr，为大于零的常数。于是由式(7―16)可得到此时环路的基本方程(7―20)第二十八页，共七十八页，编辑于2023年，星期四

1.环路的锁定条件和稳态相位差当环路锁定时，ωi=ωo，ui(t)与uo(t)的相位差φe(t)为一恒定值——稳态相位差φe(∞)，故dφe(t)/dt＝0。可以证明，只有当t=∞时，才能满足环路的锁定条件，故锁定条件可写成(7―21)把dφe(t)/dt＝0代入式(7―20)，可得(7―22)第二十九页，共七十八页，编辑于2023年，星期四上式表明，环路锁定时控制频差等于固有频差。由于锁定时,φe(t)=φe(∞)，故由上式可得(7―23)

2.相图法相图法是求解微分方程的一种方法。对于式(7―20)所示微分方程式，以其应变量φe(t)为横轴，以该变量对时间的一阶导数dφe(t)/dt为纵轴，这样构成的平面称为相平面，相平面内的一个点称为相点。第三十页，共七十八页，编辑于2023年，星期四图7.13一阶锁相环路的相图第三十一页，共七十八页，编辑于2023年，星期四根据捕捉带的定义，有

Δωp=A=AdA0(7―24)

若环路已经锁定，逐渐加大固有频差Δωi，由图7.13（a）同样可以看到，维持环路锁定的最大固有频差Δωi也为AdA0，故同步带

ΔωH=A=AdA0(7―25)

第三十二页，共七十八页，编辑于2023年，星期四

7.2集成锁相环路和锁相环路的应用

7.2.1集成锁相环通用单片集成锁相环路是将鉴相器、压控振荡器以及某些辅助器件，集成在同一基片上。

1.高频单片集成锁相环

(1)NE560集成锁相环路。其方框图如图7.14所示。

(2)NE561集成锁相环路。其方框图如图7.15所示。第三十三页，共七十八页，编辑于2023年，星期四图7.14NE560方框图第三十四页，共七十八页，编辑于2023年，星期四图7.15NE561方框图第三十五页，共七十八页，编辑于2023年，星期四

(3)L562（NE562）集成锁相环路。其组成方框如图7.16所示。考虑到L562鉴相器的非理想与饱和特性，其鉴相灵敏度可近似为根据设计，NE560、561、562压控振荡器频率可用下式近似计算：

(4)XR-215集成锁相环路。其方框图如图7.17所示。第三十六页，共七十八页，编辑于2023年，星期四图7.16L562方框图第三十七页，共七十八页，编辑于2023年，星期四图7.17XR-215方框图第三十八页，共七十八页，编辑于2023年，星期四

2.超高频单片集成锁相环

(1)L564（NE564）超高频单片集成锁相环。其组成方框如图7.18所示。电路由输入限幅器、鉴相器、压控振荡器、放大器、直流恢复电路和施密特触发器等六大部分组成。第三十九页，共七十八页，编辑于2023年，星期四图7.18L564方框图第四十页，共七十八页，编辑于2023年，星期四鉴相器用普通的双平衡模拟相乘器，鉴相灵敏度与2端注入（或吸出）电流IB的关系如下：

Sd≈0.46(V/rad)+7.3×10-4［V/(rad·μA)］IB(μA)

在IB＜800mA范围内，上式是有效的。压控振荡器是改进型的射极耦合多谐振荡器。定时电容CT接在12、13端，电路有TTL和ECL兼容的输入、输出电路。根据L564压控振荡器的特定设计，其固有振荡频率为第四十一页，共七十八页，编辑于2023年，星期四图7.19FSK检波后处理电路示意图第四十二页，共七十八页，编辑于2023年，星期四图7.20检波后处理电路输出的解调波形第四十三页，共七十八页，编辑于2023年，星期四(2)μPC1477C。图7.21μPC1477C方框图第四十四页，共七十八页，编辑于2023年，星期四

3.低频单片集成锁相环

(1)SL565（NE565）。图7.22ＳＬ５６５方框图第四十五页，共七十八页，编辑于2023年，星期四对SL565而言，压控振荡器振荡频率可近似表示成压控灵敏度为式中，UC是电源电压（双向馈电时则为总电压）。鉴相灵敏度为放大器增益为第四十六页，共七十八页，编辑于2023年，星期四(2)NE567。其方框图如图7.23所示。图7.23NE567方框图第四十七页，共七十八页，编辑于2023年，星期四输入信号加在3端，环路滤波电容器接在2端，定时电阻RT与定时电容CT接在5、6端。振荡频率可用下式计算：(3)5G4046（CD4046）。第四十八页，共七十八页，编辑于2023年，星期四图7.245G4046方框图第四十九页，共七十八页，编辑于2023年，星期四

7.2.2锁相环路的应用通过前面的讨论已知，锁相环具有以下优点:①锁定时无剩余频差;②良好的窄带滤波特性；③良好的跟踪特性;④易于集成化。因此，锁相环广泛获得了应用。下面举一些例子简单说明。

1.锁相倍频、分频和混频

1）锁相倍频

2）锁相分频

3）锁相混频第五十页，共七十八页，编辑于2023年，星期四图7.25锁相倍频方框图第五十一页，共七十八页，编辑于2023年，星期四图7.26锁相分频方框图第五十二页，共七十八页，编辑于2023年，星期四图7.27锁相混频方框图第五十三页，共七十八页，编辑于2023年，星期四

2.锁相解调

1)调频信号的解调

2)调相信号解调

3)调幅波的同步检波第五十四页，共七十八页，编辑于2023年，星期四图7.28调制信号的锁相解调器与普通第五十五页，共七十八页，编辑于2023年，星期四图7.29用锁相环解调调频信号方框图第五十六页，共七十八页，编辑于2023年，星期四图7.30L562构成调频波解调电路第五十七页，共七十八页，编辑于2023年，星期四图7.31CD4046构成调频波解调电路第五十八页，共七十八页，编辑于2023年，星期四图7.32用锁相环解调相信号方框图第五十九页，共七十八页，编辑于2023年，星期四图7.33采用锁相环路的同步检波电路框图第六十页，共七十八页，编辑于2023年，星期四

3.锁相接收机图7.34锁相接收机原理方框图第六十一页，共七十八页，编辑于2023年，星期四

7.3频率合成原理

7.3.1频率合成器的技术指标

1.频率范围

2.频率间隔

3.频率转换时间

第六十二页，共七十八页，编辑于2023年，星期四

4.频率准确度频率准确度表示频率合成器输出频率偏离其标称值的程度。若设频率合成器实际输出频率为fg，标称频率为f，则频率准确度定义为5.频率稳定度6.频谱纯度第六十三页，共七十八页，编辑于2023年，星期四图7.35输出信号频率周围叠加有不需要的频率成分第六十四页，共七十八页，编辑于2023年，星期四7.3.2直接式频率合成法(直接式频率合成器)图7.36直接式频率合成器的原理方框图第六十五页，共七十八页，编辑于2023年，星期四设两个混频器均取差频，VFO为高调谐情况，则有图7.37有源选频系统第六十六页，共七十八页，编辑于2023年，星期四

7.3.3间接频率合成法（锁相频率合成器）锁相频率合成器的基本构成方法主要有：脉冲控制锁相法、模拟锁相合成法、数字锁相合成法。图7.38脉冲锁相式频率合成器原理方框图第六十七页，共七十八页，编辑于2023年，星期四图7.39模拟锁相频率合成法的基本第六十八页，共七十八页，编辑于2023年，星期四图7.40数字锁相频率合成器原理方框图第六十九页，共七十八页，编辑于2023年，星期四

7.3.4直接数字式合成法(波形合成法)(直接数字式频率合成器)1.直接数字式频率合成器的基本原理直接数字式频率合成器的基本原理也就是波形合成原理。图7.41斜升波合成的方框图第七十页，共七十八页，编辑于2023年，星期四图7.42累加器的原理图第七十一页，共七十八页，编辑于2023年，星期四累加器是由加法器和寄存器组成的，按照频率控制数据的不同给出不同的编码。由图7.42可知

Σ4Σ3Σ2Σ1=（A4+B4+C3）（A3+B3+C2）（A2+B2+C1）（A1+B1）