微机的存储器

微机的存储器第一页，共三十四页，编辑于2023年，星期二3.1存储器概述存储器是计算机中用来存储信息的部件，正是因为有了存储器，计算机才有了对信息的记忆功能。计算机中的存储器可以分为两大类：一类叫内部存储器，简称为内存或主存，另一类叫外部存储器，简称为外存或辅存。内存是计算机主机的重要组成部分，它用来存储当前正在使用的或者经常要使用的程序和数据。

第二页，共三十四页，编辑于2023年，星期二5.1存储器概述存储器由能够表示二进制数“0”和“1”的、具有记忆功能的一些物理器件组成。存储器中存放一位二进制数的物理器件称为一个存储元。若干存储元构成一个存储单元。第三页，共三十四页，编辑于2023年，星期二存储系统三个基本参数：容量、速度、成本1、容量：以字节数表示。2、速度：以访问时间TA、存储周期TM或带宽BM表示

TA:从接收读申请到读出信息到存储器输出端的

时间。TM:连续两次启动存储器所需的最小时间间隔

TM>TAw——数据总线宽度3、成本：以每位价格表示。BM:

3.1存储器概述存储系统第四页，共三十四页，编辑于2023年，星期二3.1.1半导体存储器的分类共有五种分类法：1）按存储介质分2）按存取方式分3）按存储器的读/写功能分4）按信息的可保存性分5）按在计算机系统中的作用分存储系统第五页，共三十四页，编辑于2023年，星期二RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM）3）按存储器的读/写功能分存储系统第六页，共三十四页，编辑于2023年，星期二3.1.2存储系统的层次结构寄存器Cache主存储器辅助存储器(磁盘)大容量存储器(磁带、光盘)外存储器内存储器存储系统第七页，共三十四页，编辑于2023年，星期二速度成本低磁带磁盘半导体主存储器Cache寄存器慢存储系统高快第八页，共三十四页，编辑于2023年，星期二CPU与存储器的连接结构示意图存储系统第九页，共三十四页，编辑于2023年，星期二3.2半导体随机存储器3.2.1半导体存储器的存储原理

1.SRAM的存储原理

当行选择X电平和列选择Y电平有效时，I/O的电平与存储电路的内部状态相通。第十页，共三十四页，编辑于2023年，星期二3.2.1半导体存储器的存储原理1.SRAM的存储原理1）要选定一个存储单元，首先必须确定一个与之对应的地址码A0～A11。2）要让存储单元的状态输出或外部改变存储单元的状态，必须让“片选”信号有效。3）读操作与写操作由“读/写”信号区分。第十一页，共三十四页，编辑于2023年，星期二SRAM通常用来做Cache存储系统SRAM的特点：读写速度快所用管子数目多，单个器件容量小T1、T2总有一个处于到通状态，功耗较大第十二页，共三十四页，编辑于2023年，星期二2.DRAM的存储原理基本存储元结构

3.2.1半导体存储器的存储原理第十三页，共三十四页，编辑于2023年，星期二存储系统DIMM——DualInlineMemoryModule双列直插式内存模块168线：64位数据、14位行列公用地址、RAS#、CAS#等可单数使用FPM/EDO/SDRAMDRAM内存条的种类SDRAM第十四页，共三十四页，编辑于2023年，星期二3.2.2静态随机存取存储器实例存储系统第十五页，共三十四页，编辑于2023年，星期二3.2.2静态随机存取存储器实例存储系统1、静态随机存取存储器读时序图CPU时序CPU时序此刻数据读入CPU此刻有效数据出现在数据总线上第十六页，共三十四页，编辑于2023年，星期二3.2.2静态随机存取存储器实例2、静态随机存取存储器写时序图存储系统第十七页，共三十四页，编辑于2023年，星期二3.2.3动态随机存储器的刷新方式DRAM存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束，到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期，一般应小于2ms。

集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。

存储系统第十八页，共三十四页，编辑于2023年，星期二3.2.3动态随机存储器的刷新方式分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。异步式刷新：是前两种方式的结合，DRAM存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路形成DRAM控制器，它将CPU的信号变换成适合DRAM芯片的信号。存储系统第十九页，共三十四页，编辑于2023年，星期二3.2.3动态随机存取存储器实例存储系统1、SDRAM简介

SDRAM具有高速的特点，数据传输速度可以和CPU的时钟同步，容量大，成本比静态存储器低廉。SDRAM可在高速嵌入式处理器中用作程序的运行空间、数据及堆栈区。但是，SDRAM的操作需要专门的控制器，对工作时序的要求非常严格，使用远不如静态存储器方便。SDRAM内部存储器单元是一个存储阵列，每个存储单元都有两个地址（行地址与列地址）。一个SDRAM基本上都分割成4个Bank，在寻址时要先确定是哪个Bank。第二十页，共三十四页，编辑于2023年，星期二3.2.3动态随机存取存储器实例存储系统2、SDRAM操作机制SDRAM内部有一个命令控制器，向它发送命令码可实现各种控制。命令形式如：设置模式寄存器；让Bank有效；读操作；写操作；为所有Bank预充电；对选择的Bank充电；自动刷新。另外，SDRAM还有一个模式寄存器，用于设置读写的操作模式。不过SDRAM模式寄存器控制的参数是通过地址线来提供的。第二十一页，共三十四页，编辑于2023年，星期二3.3半导体只读存储器（ROM）3.3.1EPROM

EPROM的基本存储元采用浮栅雪崩注入MOS管，又称FAMOS管。FAMOS管的栅极完全被二氧化硅绝缘层包围，无导线外引呈悬浮状态，故称为浮栅。P沟道EPROM结构示意图如图5-10所示，基本存储元电路图如图5-11所示。1）掩膜ROM2）PROM3）EPROM4）E2PROM第二十二页，共三十四页，编辑于2023年，星期二

闪速存储器是在EPROM功能的基础上，增加了电路的电擦除和重新编程能力的一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。28F256A闪速存储器芯片逻辑结构图如图5-12所示。3.3.2闪速存储器（FLASHROM）第二十三页，共三十四页，编辑于2023年，星期二3.3.2闪速存储器（FlashROM）实例1、闪速存储器读时序图第二十四页，共三十四页，编辑于2023年，星期二3.3.2闪速存储器（FlashROM）实例2、闪速存储器写时序图注：与SRAM不同的是其写操作的对象有内部指令寄存器和数据存储单元。

第二十五页，共三十四页，编辑于2023年，星期二3.3.2闪速存储器（FlashROM）实例3、闪速存储器编程时序图第二十六页，共三十四页，编辑于2023年，星期二3.4多体交叉存储器和双端口存储器3.4.1多模块交叉存储器的基本结构和工作原理

让模块字长等于数据总线宽度，模块存取一个字的存储周期为T，总线传送周期为τ，存储器的交叉模块数为m，为了实现流水线方式存取，应当满足T=mτ（m=T/τ，称为交叉存取度）。交叉存储器要求其模块数必须大于或等于m，以保证启动某模块后，经mτ时间再次启动该模块时，它的上次存取操作已经完成。这样，连续读取m个字所需的时间为t1=T+(m-1)τ，而顺序方式存储器连续读取m个字所需时间为t2=mT，可见交叉存储器的带宽确实大大提高了。第二十七页，共三十四页，编辑于2023年，星期二3.4多体交叉存储器和双端口存储3.4.2双端口存储器的工作原理

1．双端口存储器的逻辑结构双端口存储器是指同一个存储器具有两组相互独立的读/写控制线路，是一种高速工作的存储器。它提供了两个相互独立的端口，即左端口和右端口。它们分别具有各自的地址线、数据线和控制线，可以对存储器中任何位置上的数据进行独立的存取操作。第二十八页，共三十四页，编辑于2023年，星期二3.4多体交叉存储器和双端口存储3.4.2双端口存储器的工作原理

2．无冲突读/写控制当两个端口的地址不相同时，在两个端口上进行读/写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制和输出驱动控制。

第二十九页，共三十四页，编辑于2023年，星期二3.4多体交叉存储器和双端口存储3.4.2双端口存储器的工作原理

3．有冲突的读/写控制当两个端口同时存取存储器同一存储单元时，便发生读/写冲突。为解决此问题，特设置了BUSY标志。由片上的判断逻辑决定对哪个端口优先进行读/写操作，而暂时关闭另一个被延迟的端口。

第三十页，共三十四页，编辑于2023年，星期二3.5存储器的层次结构

3.5.1什么是存储器的层次结构

在CPU和主存储器中间设置一个高速缓冲存储器，也称为Cache，它的速度很快，能够很好地配合高速CPU的工作，由于价格较高，所配容量要小一些，否则价格无法容忍。它能够在CPU和主存之间起到承上启下的作用。这就形成了一种Cache—主存层次结构。从CPU的角度看，Cache—主存层次结构的速度接近于Cache，容量与每位价格则接近于主存。因此，很好地解决了速度与成本之间的矛盾。第三十一页，共三十四页，编辑于2023年，星期二3.6虚拟存储器3.6.1虚拟存储器的基本概念

虚拟存储器只是一个容量非常大的存储器的逻辑模型，并不是任何实际的物理存储器。它指的是主存－辅存存储层次结构。能够以透明的方式给用户提供一个比实际主存空间大得多的程序地址空间。此时程序的逻辑地址称为虚拟地址（虚地址），程序的逻辑地址空间称为虚拟地址空间。第三十二页，共三十四页，编辑于2023年，星期二3.6虚拟存储器3.6.1虚拟存储器的基本概念

主存－辅存层次