计算机的硬件组成及功能

计算机的硬件组成及功能第一页，共七十六页，编辑于2023年，星期二第4章计算机的硬件组成及功能4.1中央处理器（CPU）4.2存储系统4.3输入/输出系统4.4总线第二页，共七十六页，编辑于2023年，星期二4.1中央处理器（CPU）4.1.1CPU的功能和组成4.1.2控制器的组成和功能4.1.3运算器的组成和功能4.1.4指令的执行过程CentralProcessingUnit第三页，共七十六页，编辑于2023年，星期二4.1.1CPU的功能和组成计算机中自动完成取出指令和执行指令的任务的部件被称为中央处理器，通常简称CPU。CPU是整个计算机的核心。第四页，共七十六页，编辑于2023年，星期二中央处理器的功能指令控制：控制程序严格按规定的顺序执行，是CPU的首要任务。操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。时间控制：对各种操作实施时间上的定时。数据加工：对数据进行算术运算和逻辑运算处理。中断处理：处理由设备发来的中断。指令部件时序部件运算器中断控制逻辑控制单元第五页，共七十六页，编辑于2023年，星期二中央处理器基本组成CPU控制器运算器CPU控制器运算器Cache第六页，共七十六页，编辑于2023年，星期二中央处理器的组成第七页，共七十六页，编辑于2023年，星期二CPU中的主要寄存器CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果以及控制、状态信息的，它可分为：通用寄存器：用来存放原始数据和运算结果，有时还可作为变址寄存器、计数器、地址指针等。专用寄存器：是专门用来完成某一特殊功能的寄存器。第八页，共七十六页，编辑于2023年，星期二通用寄存器通用寄存器可由用户编程访问。通用寄存器的数目少则几个，多则几十个，上百个。80286的8个16位寄存器第九页，共七十六页，编辑于2023年，星期二专用寄存器专用寄存器是专门用来完成某种特殊功能的寄存器，一般不允许用户访问。它们是：程序计数器（PC）指令寄存器（IR）存储器数据寄存器（MDR）存储器地址寄存器（MAR）程序状态字寄存器（PSWR）第十页，共七十六页，编辑于2023年，星期二程序计数器（PC）存放正在执行的指令地址或接着要执行的下条指令地址。在程序开始时，存放程序第一条指令的地址；一般具有自加1功能；当指令执行时，存放下一条指令的地址；当遇到转移指令时，PC内容由指令的地址码字段取得。第十一页，共七十六页，编辑于2023年，星期二指令寄存器（IR）指令寄存器用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取出，然后再传送至IR。在指令执行过程中，IR的内容不允许被修改，以保证指令的正确执行。第十二页，共七十六页，编辑于2023年，星期二存储器数据寄存器（MDR）功能:暂时存放由内存储器读出的一条指令或一个数据字。作用:作为CPU和内存、外部设备之间信息传送的中转站。补偿CPU和内存、外围设备之间在操作速度上的差别。第十三页，共七十六页，编辑于2023年，星期二存储器地址寄存器（MAR）功能:当前CPU所访问的内存单元的地址。作用:由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。第十四页，共七十六页，编辑于2023年，星期二程序状态字寄存器（PSWR）功能：用于存放ALU工作时产生的状态信息。特点：每一位单独使用，称为标志位。反映了ALU当前的工作状态或条件转移指令的转移条件。

VDITSZAPC1514131211109876543210进位标志位奇偶标志位辅助进位位零标志位结果符号位单步标志位中断允许位方向标志位溢出标志位第十五页，共七十六页，编辑于2023年，星期二4.1.2控制器的组成和功能控制器是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。控制器的主要功能取指令：从内存中取出一条指令，并指出下一条指令在内存中的位置。译码：对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作。控制：指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。第十六页，共七十六页，编辑于2023年，星期二控制器的组成指令部件时序部件

控制单元中断控制逻辑第十七页，共七十六页，编辑于2023年，星期二指令部件指令部件的主要任务：完成取指令并分析指令的任务。指令部件包括：由程序计数器PC指令寄存器IR指令译码器ID地址形成部件第十八页，共七十六页，编辑于2023年，星期二时序部件时序部件能产生一定的时序信号，以保证机器的各个功能部件有节奏地进行信息传送、加工及存储。时序部件包括：脉冲源启停控制逻辑节拍信号发生器第十九页，共七十六页，编辑于2023年，星期二微操作信号发生器微操作信号发生器也称为控制单元CU。每条指令的执行可以分解成多个最基本的操作，这种最基本的不可再分割的操作称为微操作。微操作信号发生器用数百种微操作控制信号控制指令的执行。第二十页，共七十六页，编辑于2023年，星期二中断控制逻辑中断控制逻辑：用来控制中断处理的硬件逻辑。第二十一页，共七十六页，编辑于2023年，星期二4.1.3运算器的组成和功能运算器是加工处理数据的功能部件。运算器主要由下列部件组成：算术逻辑单元（ALU） 完成二进制信息的定点算术运算，逻辑运算，移位操作寄存器 存放数据，运算的中间、最后结果，各种状态标志算术逻辑单元和通用寄存器的位数决定了CPU的字长。第二十二页，共七十六页，编辑于2023年，星期二运算器的功能运算器的主要功能是完成二进制算术运算及逻辑运算。计算机中最基本的算术运算是加法运算，加、减、乘、除运算最终都可以归结为加法运算。运算器中的最基本的运算部件——加法器。第二十三页，共七十六页，编辑于2023年，星期二运算器的组成算术/逻辑运算单元ALU提供操作数和暂存结果的寄存器组判断逻辑和控制电路内部总线……第二十四页，共七十六页，编辑于2023年，星期二运算器的组成运算器内的各功能模块之间的连接采用内部总线ALU和各寄存器都挂在上面运算器的内部总线是CPU的内部数据通路第二十五页，共七十六页，编辑于2023年，星期二4.1.4指令的执行过程

一条指令的运行（指令周期）分为3个阶段：取指令阶段：取指令对所有的指令来说是必须的，所以取指令要执行的操作称为公共操作。完成取指令阶段任务的时间称为取指周期。分析取数阶段：由于各条指令功能不同，寻址方式不同，所以分析取数阶段各不相同。执行阶段：执行阶段的任务是执行指令。完成执行阶段任务的时间称为执行周期。第二十六页，共七十六页，编辑于2023年，星期二加法指令ADDR0,R1的执行过程加法指令ADDR0,R1的含义：将R0的内容与R1的内容相加，结果送回R0。该指令由两个CPU周期组成：取指周期执行周期第二十七页，共七十六页，编辑于2023年，星期二取指令阶段的操作取指令阶段将PC的内容送至MAR，并送地址总线AB。由控制单元CU经控制总线CB向存储器发read命令。从主存中取出的指令通过数据总线DB送到MDR。将MDR的内容送至IR中。PC+1，为取下一条指令做好准备。取指周期内有5个操作。送指令地址计算下一条指令地址读入指令第二十八页，共七十六页，编辑于2023年，星期二取指令阶段各个操作示意图1.将PC的内容(假设2000)送至MAR，并送地址总线AB。2.由控制单元CU经控制总线CB向存储器发read命令。3.从主存中取出的指令(ADD)通过数据总线DB送到MDR。4.将MDR的内容(ADD)送至IR中。5.PC+1(2000+1=2001)，为取下一条指令做好准备。5.2000+1=20012.Read3.ADD4.ADD1.2000第二十九页，共七十六页，编辑于2023年，星期二执行阶段的操作执行阶段将被加数R0内容送至暂存器LA。

将加数R1内容送至暂存器LB。

CU向ALU发“ADD”控制信号，使LA的内容与LB的内容相加，将运算结果送至R0

。取源操作数取目的操作数运算并送结果第三十页，共七十六页，编辑于2023年，星期二执行指令阶段各个操作示意图1.将被加数R0内容送至暂存器LA

。2.将加数R1内容送至暂存器LB。3.CU向ALU发“ADD”控制信号，使LA的内容与LB的内容相加，将运算结果送至R0

3.ADD2.R11.R03.

结果第三十一页，共七十六页，编辑于2023年，星期二第4章计算机的硬件组成及功能4.1中央处理器（CPU）4.2存储系统4.3输入/输出系统4.4总线第三十二页，共七十六页，编辑于2023年，星期二4.2存储系统4.2.1主存储器4.2.2高速缓冲存储器4.2.3辅助存储器第三十三页，共七十六页，编辑于2023年，星期二4.2存储系统

对存储器的要求容量大，速度快，成本低解决三者之间的矛盾目前通常采用多级存储器体系结构高速缓冲存储器（Cache）主存储器（内存储器）辅助存储器（外存储器）第三十四页，共七十六页，编辑于2023年，星期二存储设备层次结构示意图通用寄存器指令和数据缓冲器外部存储器（磁盘、磁带等）主存储器（动态随机存储器DRAM）容量越来越大，价格越来越便宜，速度越来越慢Cache（静态随机存储器SRAM）访问速度越来越快CPU内部第三十五页，共七十六页，编辑于2023年，星期二存储器的层次结构各级存储器的用途和特点名称简称用途特点高速缓冲存储器Cache高速存取指令和数据存取速度快，但存储容量小主存储器主存存放计算机运行期间的大量程序和数据存取速度较快，存储容量不大外存储器外存存放系统程序和大型数据文件及数据库存储容量大，位成本低第三十六页，共七十六页，编辑于2023年，星期二4.2.1主存储器主存储器又称主存、内存，用于存储将要处理的数据和将要执行的指令。主存的种类随机存取存储器（RandomAccessMemory，RAM）暂时存储指令或数据，掉电后数据丢失只读存储器（Read-OnlyMemory，ROM）永久性、非易失性的存储器；只能读，不能写第三十七页，共七十六页，编辑于2023年，星期二随机存取存储器随机存取存储器（RandomAccessMemory，RAM）RAM是存储指令或数据的存储器，断电后该存储器上的数据会丢失。微机中的RAM基本上以内存条。第三十八页，共七十六页，编辑于2023年，星期二只读存储器ROM只能读，不能写。ROM的分类（根据编程方法的不同来划分）掩模式只读存储器(MROM)一次编程只读存储器（PROM）多次编程只读存储器(EPROM)电擦除（EEPROM）紫外线擦除（UVEPROM）第三十九页，共七十六页，编辑于2023年，星期二掩模式只读存储器掩模式只读存储器(MROM)在芯片制造过程中确定其内容使用时，只能读出，不能再进行修改优点：可靠性高、集成度高、价格便宜、适宜大批量生产缺点：不能重写只能专用，用户可向生产厂家定做第四十页，共七十六页，编辑于2023年，星期二一次编程只读存储器一次编程只读存储器（PROM）产品出厂时，所有存储元均制成“0”(或均为“1”)用户根据需要可自行将其中某些存储元改为“1”(或改为“0”)双极型PROM熔丝烧断型PROMPN结击穿型PROM第四十一页，共七十六页，编辑于2023年，星期二多次编程只读存储器多次编程只读存储器(EPROM)：可多次擦写。EEPROM：可以用电擦除原来写入的数据，但擦除、编程时均需要相对较高的电压。UVEPROM：用紫外线灯进行擦除，只能对整个芯片擦除，不能对芯片中的个别存储单元单独擦除。第四十二页，共七十六页，编辑于2023年，星期二4.2.2高速缓冲存储器存储器是限制高速计算机的主要因素CPU和主存储器是用不同的材料制成的，它们之间在速度上是不匹配的。CPU的速度平均每年提高60%，而组成主存的DRAM的速度平均每年只改进7%。而用SRAM组成的高速缓冲存储器（Cache）的运行速度接近于CPU的速度。第四十三页，共七十六页，编辑于2023年，星期二CPU与存储系统的关系中央处理器外存主存CacheCPUM1M2M3cache是介于CPU和主存之间的小容量存储器，存取速度比主存快在主存容量配置几十兆的情况下，Cache的典型值是几百KB从功能上看，Cache是主存的缓冲存储器为了追求高速，包括管理在内的全部功能由硬件实现，对程序员是透明的Cache随着半导体器件集成度的提高，已将Cache放入CPU内部，工作速度接近于CPU的速度，能组成两级以上的Cache系统第四十四页，共七十六页，编辑于2023年，星期二Cache原理图LRU管理逻辑相联存储表CPU主存CacheCAM数据总线地址总线当CPU执行访存指令时，把要访问的字(W)的地址送到CAM中如果W不在Cache中，将W从主存传送到CPU的同时，把W的数据送入Cache，替换原来Cache中最近最少使用(LRU)的一行数据。第四十五页，共七十六页，编辑于2023年，星期二主存与Cache的地址映射为了把主存内容放到Cache中，必须应用某种方法把主存地址定位到Cache中，称作地址映射。映射一词的物理含义是确定位置的对应关系，能够将CPU访问主存时给出的主存地址自动变换成Cache的地址。常用的映射方式有三种：全相联映射。直接映射组相联映射

第四十六页，共七十六页，编辑于2023年，星期二4.2.3辅助存储器主存是决定计算机系统整体性能的重要因素，但主存有以下缺点：主存容量有限主存是易失性设备辅助存储器（secondarystorage）用手解决以上问题。第四十七页，共七十六页，编辑于2023年，星期二辅助存储器辅助存储器的特点（与主存相比）数据非易失性容量大价格便宜速度慢存取方式顺序存取：按数据存储的顺序来访问，如磁带。直接存取：不需要顺序经过其他数据而直接访问到所需数据，如磁盘。第四十八页，共七十六页，编辑于2023年，星期二常用的辅助存储器磁盘RAID磁带光盘USB电子盘第四十九页，共七十六页，编辑于2023年，星期二磁盘硬磁盘存储器简称硬盘。信息是记录在一薄层磁性材料上的，这个薄层称为磁层。磁层与所附着的载体称为记录介质或记录媒体。载体是由非磁性材料制成的。根据载体的性质，又可分为软质载体和硬质载体，也就是我们常说的软盘和硬盘。第五十页，共七十六页，编辑于2023年，星期二硬盘的结构硬盘驱动器内使用了多个盘片，它们被叠装在主轴上，构成一个盘组每个盘片分两面每面有一个读写磁头。第五十一页，共七十六页，编辑于2023年，星期二硬盘的结构每个盘面上的存储介质同心圆圆环称为磁道。通常，最外圈的磁道为0号，往内则磁道号逐步增加。硬盘的多个盘面上的同一磁道称为柱面扇区（Secter）是将磁道按照相同角度等分的扇形，每个磁道上的等分段都是一个扇区，也称低级格式化第五十二页，共七十六页，编辑于2023年，星期二RAIDRAID简称为“磁盘阵列”。RAID可以分为7个级别，即RAID0～RAID6磁盘阵列特点容量大速度快可靠性高造价低廉第五十三页，共七十六页，编辑于2023年，星期二磁带存储原理：一种覆盖着铁氧化物的聚酯薄膜，磁带上每个被磁化的部分表示1位数据磁带是顺序存取设备存取速度慢比磁盘便宜目前常用作转储设备第五十四页，共七十六页，编辑于2023年，星期二光盘光盘是一种硬质塑料盘，盘上的数据用激光在盘上烧灼出一个个小坑来记录。光盘类型CD_ROM：只读式紧凑光盘CD_R：只能写一次的光盘CD_RW：可重复写光盘DVD盘：数字通用光盘特点：容量大，700MB左右存放时间长，可以达到100年但比磁盘慢激光驱动器激光盘片第五十五页，共七十六页，编辑于2023年，星期二USB电子盘固有的非易失性。廉价的高密度。可直接执行：可与CPU直接连接，省去了从磁盘到RAM的加载步骤。固态性能：没有机电移动装置的半导体技术，特别适用于便携式等微型计算机系统，是替代磁盘的一种理想工具。第五十六页，共七十六页，编辑于2023年，星期二第4章计算机的硬件组成及功能4.1中央处理器（CPU）4.2存储系统4.3输入/输出系统4.4总线第五十七页，共七十六页，编辑于2023年，星期二4.3输入/输出系统4.3.1输入/输出设备4.3.2输入/输出接口4.3.3输入/输出控制方式第五十八页，共七十六页，编辑于2023年，星期二4.3.1输入/输出设备键盘鼠标扫描仪打印机显示设备第五十九页，共七十六页，编辑于2023年，星期二键盘

键盘是计算机系统不可缺少的输入设备，人们通过键盘上的按键直接向计算机输入各种数据、命令及指令，从而使计算机完成不同的运算及控制任务。

键盘上的每个按键起一个开关的作用，故又称为键开关。键开关分为接触式非接触式第六十页，共七十六页，编辑于2023年，星期二鼠标鼠标器是一种相对坐标输入设备，用于输入位移量。它将移位信息传送给主机。鼠标器在桌上的移动使屏幕上的鼠标作相应的移动。鼠标器的类型机械式光机式：光电式第六十一页，共七十六页，编辑于2023年，星期二扫描仪扫描仪是一种光、机、电一体化的高科技产品，它是将各种形式的图像信息输入计算机的重要工具，是继键盘和鼠标之后的第三代计算机输入设备，也是功能极强的一种输入设备。第六十二页，共七十六页，编辑于2023年，星期二打印机打印机是计算机系统的主要输出设备之一，打印机的功能是将计算机的处理结果以字符或图形的形式印刷到纸上，转换为书面信息，便于人们阅读和保存。由于打印输出结果能永久性保留，故称为硬拷贝输出设备按照打印的工作原理不同，打印机分为击打式非击打式第六十三页，共七十六页，编辑于2023年，星期二●各种类型的打印机喷墨打印机喷墨打印、扫描两用机彩色激光打印机喷墨打印机(喷绘)喷墨打印机照片打印机第六十四页，共七十六页，编辑于2023年，星期二显示设备显示设备是将电信号转换成视觉信号的一种装置。在计算机系统中，显示设备被用作输出设备和人机对话的重要工具。与打印机等硬拷贝输出设备不同，显示器输出的内容不能长期保存，当显示器关机或显示别的内容时，原有内容就消失了，所以显示设备属于软拷贝输出设备。计算机系统中的显示设备，若按显示对象的不同可分为：字符显示器图形显示器图像显示器第六十五页，共七十六页，编辑于2023年，星期二4.3.2输入/输出接口主机通过一组总线连接各种外围设备，在总线与各种外围设备之间还往往有一些起缓冲、连接作用的部件，称为输入输出接口（I/O接口），简称接口。输入输出接口是主机和外设之间的交接界面，通过接口可以实现主机和外设之间的信息交换。接口具有以下五大功能：实现主机和外设的通信联络控制进行地址译码和设备选择。实现数据缓冲。数据格式的变换。传递控制命令和状态信息。第六十六页，共七十六页，编辑于2023年，星期二接口的基本组成接口要传送数据信息控制信息状态信息第六十七页，共七十六页，编辑于2023年，星期二4.3.3输入/输出控制方式程序查询方式：CPU与外设只能串行工作。CPU在一段时间内只能与一台外设交换数据信息。无法发现和处理由于设备和其它硬件所产生的错误。程序中断方式：在主机启动外设后，无须等待查询。外设在做好输入输出准备时，向主机发中断请求。主机接到请求后就暂时中止原来执行的程序，转去执行中断服务程序对外部请求进行处理，在中断处理完毕后返回原来的程序继续执行。直接存储器存取（DMA）方式：DMA方式是在主存和外设之间开辟直接的数据通路进行基本上不需要CPU介入的主存和外设之间的信息传送，这样不仅能保证CPU的高效率，而且能满足高速外设的需要。I/O通道控制方式：

I/O通道控制方式是DMA方式的进一步发展，在系统中设有通道控制部件，每个通道挂若干外设，主机在执行I/O操作时，只需启动有关通道，通道将执行通道程序，从而完成I/O操作。第六十八页，共七十六页，编辑于2023年，星期二第4章计算机的硬件组成及功能4.1中央处理器（CPU）4.2存储系统4.2存储系统4.4总线第六十九页，共七十六页，编辑于2023年，星期二4.4总线4.4.1系统总线种类4.4.2微机常见总线第七十页，共七十六页，编辑于2023年，星期二总线（bus）：是一组连接各个部件的公共通信线路，即两个或多个设备之间进行通信的路径，是一种可被共享的传输媒介。总线组成：由多条通信线路组成，每一条线路都能够传输二进制数“0”和“