基于CPLD的幅频均衡器课程设计论文

1/10...摘要器件 (FPGA)为处理核心，由带阻网络，数字幅频均衡电路模块组成。通过出电压幅度为基准，最大衰减10dB。数字均衡器为一种反向补偿电路，指经过数字幅频均衡处理后，以某频率信号的输，某一通频带围的信号电压幅度波动围要在一规技术名词，分为两种均衡：频域均衡和时域均衡2/10...的保真度带信号的复包宽信号的全部信息，所以，均衡器通常在基带信号完成估的性能，在接收端需采用均衡技术。均衡是指对信道特性收端的均衡器产生与信道特性相反的特性，用来减小或消2系统设计方案的提出与最优化选择2.1系统总体设计方案思想的提出与最优化选择递函数阻网络的系统结构，然后对实传递函数。对输入的信号在幅频衰减的程度，然后对其对应的数字带通滤波器，对2.2数字幅频均衡方案的设计与最优化选择峰值的采样需要有一定的采样点数，低频信号需3/10幅频特性，再通过反傅立叶变换可以得到互补网案三虽然也占用大量资源且，并且此种方案目前相对成路的实现与原理图分析与设计定带阻网络的信号实现幅频均衡。首先测出该网试用双频欠采样法测得各频点的峰值，由此得到一组峰值设为p(f)。由1p(f)可得到互补网络的幅频特性，然后进行傅立叶反变换可以得到互截取部分系数作为系统FIR系数。设计的带阻网络如图()所示，图4/10示：5/10FIR频率特性z峰值，即可得到模拟部分的实际频率响应，则FIR与阶数的设计FIRMATLAB器系数。我们采用切比雪夫逼近法(又称为等波纹逼近法)，它基于最大误差最小准则，通过Park-McClellan算法，利用已知滤波器的特性，计误差越小，但阶数太高会占用过多的资源开销和时间ms现的，我逼近。为减小截短效应引起的误差，我们对滤波器的3.31A/D采样电路设计若采样速率太低，一个周期采集点数太少，波形输出；若采样速率太高，一样条件下所需滤波器的阶数更的空间和时间复杂度。最终我们设定采样频率为最高6/10...7/10滤波器具有陡峭的衰减特性，选用8阶低通椭圆滤波器并行FIR滤波器具有速度快、易于设计的特点，但滤波占用大量的资源，采用串行优化算法可减少资源占用图()直接型FIR滤波器结构图第三节带阻网络最大衰减测试dB。mV的正弦信号，在频率围20Hz~20kHz的波动的测试。结果：经测试，通1.2dB以。8/10...器FHz400364544480448424416400400FHz220240260280000003444422222FHz42044046048050055000503882226004FHz80085090095032226400408420436452FHz22002400260028003000320034003600380034805005165365565725921632FHz42004400460048005000520054005600580036892800824832FHz62006400660068000002004006008003872896912936944976984FHz820084008600900092009400960098003FHz3FHz20000V/V1.571.601.651.671.741.781.801.821.8439/10...mlogdB到题中所要求zkHz幅频均衡电路测试数据信号频率(Hz)2050100200300400500600700输出信号幅度(V)1.401.421.421.411.311.321.261.271.27信号频率(Hz)9001k2k3k4k5k6k7k8k输出信号幅度(V)1.271.221.201.201.181.141.081.061.09信号频率10k11k12k13k14k15k16k17k18k20k(Hz)输出信号幅1.201.171.101.021.001.061.131.141.101.01度(V)第五章总结而且通过数字信号处理课程设计,使我们加深了对课堂抽象概念的理解,在课程设计中,通过自己搜集材料,扩大了自己的知识面，使我们系程方法和解决实际问题的一些技巧，而且通过一周的课程了许多自己的不足之处，在以后的学习过程中，有待继续