cmos运算放大器设计是模拟集成电路中的基本模块图7 18给出了

CMOS运算放大器设7.18给出了一种运算放大器电7.18CMOS基本差分运算放大器，其中，Part1运算放大器的电流镜偏置电路；Part2Part3PMOS管作为负载的NMOS共源放大器。为了运算放大器的工作稳定性，在第一级放大器和第二级放响。在运算放大器的电路结构图中，M1，M2，M3，M4，M5PMOS对管作为差分输入对，NMOS电流镜作为输入对管负载，尾电流控制差分输入对的标准基本差分运算放大器；M6，M7构成以PMOS管作为负载的NMOS共源放大器；M14（工作性区）和电CC构成运算放大器的第一级和第二级放大器之间的补偿网络；M9～M13R1组成运MMMCCM图7.18CMOS表7.1（DC（Unit-Gain相位（Phase度（Slew1%（Settling共模抑制比（CommonModeRejection（PowerV5（InputCommonModeV（OutputV（Load2（Power电源电压抑制比（PowerSupplyRejection相位：运放在开环状态下，当放大倍数为0dB时所对应的相位和180度的差值（1%

kCox24(A/V2)，kCox60(A/V VTHN=0.7V，|VTHP|=0.9SRM5假设:Cc=2pfSR=ID5Cc100V/μsID5M5则：ID5=SR×Cc=100V/μs×2×1012=200μAM5200μAM1、M2、M3M4200A/2=100μA。因为M5工作在饱和状态，则VDS5≥（VGS5–︱VTHP︱，性区和饱和区的交界处的Veff5=VDS5=VGS5–︱VTHP︱，则： kp )

（7.44d )

L2Id

eff

（7.452L 2

Vin（cm）max=VDDVeff5Vgs1=3.5VVgs=Veff+︱VTHPM5和M1管的临界过驱动电压相同Veff5=Veff1=Veff。3.5V=5Veff–Veff–︱VTHP︱=52Veff0.92Veff=53.50.9=0.6V

(W

2Id2K2

2 185.1924A/V2(0.3)2V们可以得出

L)6

2Id 22ID6ID5=200uA，4.7V，Vout（max）=4.7V=VDD-Veff6Veff6=5-4.7=0.3V， )

2Id

2 185.192L 2

24A/V2(0.3)2VM7W/L(W

2Id22

2 74.0760A/V2(0.3)2VM3M4W/L为防止系统误差，M7、M6、M5和M4

2(W/

（7.46（W/L）6=（W/L）5=185.19则，M1M2W/LP需的各个压增益为：gm1=2π×Cc×fu=6.28×2×10-12×100×106=12.566×10-gm1

2K(W2K(W)pL1

（7.47g 1.25662

2KpId1

22410610010

328.96(W/

（7.481/10的电M8、M9、M10、M11M12W/LM5W/L1/10，即：R1=1KΩ，则（W/L）13=4×（W/L）12=74.08

(gds4

ds2u

gds72K(W) 7dL其中，gm1gm7NMOSM1M7的跨导；gds2，gds4，gds6g2K(W) 7dL2K(W)p2K(W)pL1

gm7

根据MOS管输出电阻的经验

NMOS管，有rds

PMOS管，有rds

80001.5=120KΩ；

ds4

11rds7

8000

=60KΩ；gds7

11rds2

12000

1=180KΩ；gds21

rds6

12000

=90KΩ；gds6

1

A gm1

)

gds7

(0.00830.0056)(0.0111

（7.49（7.50 （7.51CMRR=

120001.5=90KΩ；1111

ds5

gm4

2K2K(W) 4dL26010637100

CMRR2gm1gds5

1.25662 =26940=88.6（dB）﹥80dB（7.520.0111Gateway等（例如：HSPICE，SmartSpice，CADENCE-Spectre等。实际上，电路编辑和仿真过程是一个反复MOSMOS器件的漏源电压分配MOS3.3V～3.7V0.9V～1.2V范围内，第二级的输出直2.5V左右。NMOSM14的尺寸。M14W/LCc=2pF，单位增益带宽fu=100MHz，则根据网络补偿电阻计算：CR C

1.26.281001062

（7.53要控制M14的VDS足够小，M14必然工作在深线性区。这里，M14VGS5V，VDS接1.3VM14MOS管深线性区导通电阻的计算1rds14RCW

nCox(L1

1

（7.54n(L)14n

Cox

601066641.3

（7.55M141.2μmM1419.3×1.223μm。实际上在进行运放的小信号相频和幅频特性初步仿真时，网络补偿电阻先不要采用NMOS管而用电阻CMOS差分放大器和共源放大器工作原理分别调试差分放大器的尾电流管，差Cc的电容值得到满足设计指标的运放的小信号相频特性以及相位。最后，采用M14代替RC电阻并调节M14的沟道宽度达到和网络补5V，在开环2.5V2.45V2.55V的直流扫描电压，做DC7.193mV，满足了通用运放图7.197.200.1V4.6V，满足了设计指标的要求。图 7.2110。 图 2.5V的直流电压，Vin05V的直流扫描电压，经仿真得7.2205V，满足了运放指标图 2pF5V2.5V，差模输入1V的交流信号，即两输入端的输入交流信号相位相反。做交流小信号分析，可以7.23RC补偿，在满足单位增益带宽的同时，能很好的调节相位。运放的低频开环增益为85dB，单位增益带宽为225MHz，相位为78度，其中，低频开环增益和单位增益带宽这两项图 5V2.5V时，运放各支路的静态电流之和为2.4284mA12.142mW，小于指标的要求。2V3V的阶跃7.24，从仿真波形得到：在10%90%2.90084V2.10035V；时间分别为0.99732ns7.7296nsSR=（2.90084V-2.10035V）/（7.7296ns—图 1V的交流小信号源，对电路进行交7.25所示。从仿真结果可得，运放的低频共模电压增益为3.043dB。因为运放的共模抑制比（dB为单位）等于其差模电压增益（dB）减去共模电压（dB图 2.5V5V的1V的交流小信号源。通过交流小信号分析得到运放的电源抑制比7.2685dB，满足指标的要求。图 7.2（W/L）1和（W/L）3和CMOS工艺的电流源虽然可以得到很高的输出电阻，很好的输出电流特性，但7.27图7.27改进型的电流PMOS电流镜作为电流源的负载，PMOS电流镜和NMOS电流镜构成共源共栅电路。因为Iout=Iref，该电路的直流设置使得所有器件都工作在饱和区根据NMOS的饱和萨氏方程，VGS12=VGS13+R1Iout，即nCoxnCoxW/nCoxW/

（7.562 12