数字电路逻辑设计-第三章

第三章集成逻辑门目的与要求：了解半导体二极管、三级管和MOS的开关特性；掌握TTL门电路和CMOS门电路的基本工作原理和外特性；熟悉TTL门电路和CMOS门电路的主要参数，掌握门电路的正确使用。重点与难点：

TTL门电路和CMOS门电路的外特性。

目前一页\总数七十页\编于七点第三章集成逻辑门

3.1晶体管的开关特性

3.2TTL集成逻辑门

3.3MOS逻辑门电路

3.4CMOS电路目前二页\总数七十页\编于七点晶体二极管的开关特性(a)二极管符号表示(b)二极管伏安特性二极管符号表示及伏安特性

3.1晶体管的开关特性目前三页\总数七十页\编于七点晶体二极管开关特性晶体二极管是由PN结构成，具有单向导电的特性。在近似的开关电路分析中，晶体二极管可以作为一个理想开关来分析；

在严格的电路分析中或者在高速开关电路中，晶体二极管则不能当作一个理想开关。注意

3.1晶体管的开关特性目前四页\总数七十页\编于七点1．二极管的稳态开关特性(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极管相当于一个闭合的开关。（a）二极管正向导通电路（b）二极管正向导通等效电路外加正向电压的情况

3.1晶体管的开关特性目前五页\总数七十页\编于七点(2)加反向电压VR时，二极管截止，反向电流IS可忽略。二极管相当于一个断开的开关。

（b）二极管反向截至等效电路可见，二极管在电路中表现为一个受外加电压控制的开关。（a）二极管反向截至电路外加反向电压的情况

3.1晶体管的开关特性目前六页\总数七十页\编于七点2．二极管的动态开关特性电路处于瞬变状态下晶体管的开关特性称为动态开关特性。

二极管的反向恢复过程二极管的动态开关特性tS称为存储时间，tt称为渡越时间，tre=ts+tt称为反向恢复时间，反向恢复时间tre就是存储电荷消散所需要的时间。

3.1晶体管的开关特性目前七页\总数七十页\编于七点晶体三极管的开关特性1.三极管稳态开关特性（a）基本单管共射电路（b）单管共射电路传输特性基本单管共发射极电路晶体三极管工作于截止区时，内阻很大，相当于开关断开。

工作于饱和区时，内阻很低，相当于开关接通状态。放大区：管子有放大能力，iC=βiB

3.1晶体管的开关特性目前八页\总数七十页\编于七点

3.1晶体管的开关特性目前九页\总数七十页\编于七点2．三极管瞬态开关特性晶体三极管截止和饱和两种工作状态之间的转换需要时间。1）晶体三极管的开启时间ton：三极管从截止向饱和状态转换的时间。由延迟时间td和上升时间tr组成，即ton=td+tr。2）晶体三极管的关闭时间toff

：三极管从饱和向截止状态转换的时间。由存储时间ts与下降时间tf组成，即toff=ts+tf。

3.1晶体管的开关特性目前十页\总数七十页\编于七点晶体管内部电荷建立和消失过程延迟时间td：从输入信号正跃变瞬间开始，到集电极电流ic上升到0.1Ics所需的时间。

上升时间tr：集电极电流ic从0.1Ics开始，上升到0.9Ics所需的时间下降时间tf：晶体三极管的集电极电流ic从0.9Ics开始，下降到0.1Ics所需要的时间存储时间ts：从输入信号Vi负跳变瞬间开始，到集电极电流ic下降至0.9Ics所需的时间

3.1晶体管的开关特性目前十一页\总数七十页\编于七点关于高低电平的概念及状态赋值1.关于高低电平的概念

电位指绝对电压的大小，电平指一定的电压范围。高电平和低电平在数字电路中分别表示两段电压范围。

例：电路中规定高电平为≥3V，低电平为≤0.7V。

TTL电路中通常规定高电平的额定值为3V，但从2V到5V都算高电平；低电平的额定值为0.3V，但从0V到0.8V都算做低电平。

3.1晶体管的开关特性目前十二页\总数七十页\编于七点2.逻辑状态赋值

在数字电路中，用逻辑1和逻辑0分别表示输入、输出高电平和低电平的过程称为逻辑赋值。

3.1晶体管的开关特性目前十三页\总数七十页\编于七点3.2.1TTL逻辑门电路1.TTL与非门电路输入级是由多发射极晶体管T1和电阻R1组成的一个与门，其功能是实现输入逻辑变量A、B、C的与运算。中间级是由T2、R2及R3组成的一个电压分相器，它在T2的发射极与集电极上分别得到两个相位相反的电压信号，用来控制输出级晶体管T3和T4的工作状态，使它们轮流导通。是由T3、D4、T4和R4构成的一个非门。输出级采用的推挽结构，使T3、T4轮流导通（1）电路组成

3.2TTL集成逻辑门目前十四页\总数七十页\编于七点（2）功能分析①输入端至少有一个低电平(VIL=0.3V)T1的基极电位vB1=vBE1+VIL=1VT2和T4处于截止状态T1处于深饱和状态，vC1=VIL+VCE（sat1）≈0.4V输出高电平，与非门处于关闭状态。T3和D4处于导通状态

3.2TTL集成逻辑门目前十五页\总数七十页\编于七点T1管处于倒置工作状态。T2和T4处于饱和状态。②输入端全部接高电平(VIH=3.6V)输出电压vO为：

VO=VCES4≈0.3V=VO输出低电平，与非门处于开门状态T3、D4处于截止状态。

3.2TTL集成逻辑门目前十六页\总数七十页\编于七点由此可见，电路的输出和输入之间满足与非逻辑关系。在两种工作状态下，各晶体管工作情况如表所示：TTL与非门各级工作状态输入T1T2T3D4T4输出与非门状态全部为高电位倒置工作饱和截止截止饱和低电平VOL开门至少一个低电位深饱和截止导通导通截止高电平VOH关门

3.2TTL集成逻辑门目前十七页\总数七十页\编于七点

推拉输出电路的主要作用是提高带负载能力。当电路处于关态时，输出级工作于射极输出状态，呈现低阻抗输出；当电路处于开态时，T4处于饱和状态，输出电阻也很低。因此在稳态时，电路均具有较低的输出阻抗，大大提高了带负载能力。

推拉输出电路和多发射极晶体管大大提高了电路的开关速度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒。

3.2TTL集成逻辑门(3)推拉输出电路和多发射极晶体管的作用目前十八页\总数七十页\编于七点3.2.2TTL与非门的主要外部特性TTL与非门的电压传输特性输出电压跟随输入电压变化的关系曲线,即vO=f(vI)截止区：T2,T4截止

线性区：T2处于放大状态

转折区：T3、D4截止，T4进入饱和状态。

饱和区：T2、T4饱和

重要参数：

（1）输出高电平VOH和输出低电平VOL

TTL与非门的电压传输特性在电压传输特性曲线截止区的输出电压为输出逻辑高电平VOH，饱和区的输出电压为输出逻辑低电平VOL。

3.2TTL集成逻辑门目前十九页\总数七十页\编于七点（2)逻辑摆幅ΔV典型TTL逻辑门的逻辑摆幅ΔV=3.6V-0.3V=3.3V。（3）开门电平Von和关门电平Voff

及阈值电压Vth。开门电平Von：保证输出为额定低电平时，所允许输入高电平的最低值关门电平Voff：保证输出电平为额定高电平的90%时,允许输入低电平的最大值阈值电压Vth：指电压传输特性上转折区中点所对应的输入电压

3.2TTL集成逻辑门目前二十页\总数七十页\编于七点（4）噪声容限VNL、VNH低电平噪声容限：VNL=Voff-VIL

高电平噪声容限：VNH=VIH-Von

抗干扰容限用来表征逻辑门的抗干扰能力，一旦干扰电平超过抗干扰容限，逻辑门将不能正常工作。

3.2TTL集成逻辑门目前二十一页\总数七十页\编于七点2.输入特性输入电流与输入电压之间的关系曲线，即iI=f(vI)（2）输入漏电流IIH输入特性曲线（1）输入短路电流IIS

输入端接地时流经输入端的电流当vI＞Vth时的输入电流称为输入漏电流，其数值很小。输入电流iI以流出T1发射极方向为正。

3.2TTL集成逻辑门目前二十二页\总数七十页\编于七点3.输入负载特性

TTL与非门输入负载将逻辑门的一个输入端通过电阻Ri接地，逻辑门的其余输入端悬空，则有电源电流从该输入端流向Ri，并在Ri上产生压降VI

当Ri小于R0ff时输入为低电平;当Ri高于Ron时输入为高电平。典型TTL与非门选取输入端接地电阻时Roff≈0.9kΩ,Ron≈3kΩ。由于Ri的存在使输入低电平提高,从而削弱了电路的抗干扰能力。注意：

3.2TTL集成逻辑门目前二十三页\总数七十页\编于七点4.输出特性TTL与非门的输出特性反映了输出电压和输出电流的关系（1）与非门处于开态时：此时T4饱和，输出低电平，输出电流iL从负载流进T4，形成灌电流。

TTL与非门输出低电平的输出特性

3.2TTL集成逻辑门目前二十四页\总数七十页\编于七点（2）与非门处于关态时：此时T4截止，T3、D4导通，输出高电平,负载电流为拉电流TTL与非门输出高电平时的输出特性

3.2TTL集成逻辑门目前二十五页\总数七十页\编于七点5、TTL与非门的带负载能力（1）灌电流负载当驱动门输出低电平时,把允许灌入输出端的电流定义为输出低电平电流IOL,产品规定IOL=16mANOL称为输出低电平时的扇出系数扇入系数是指合格的输入端的个数；扇出系数是指逻辑门输出端最多能驱动同类门的个数。

3.2TTL集成逻辑门目前二十六页\总数七十页\编于七点（2）拉电流负载当驱动门输出高电平时，电流从驱动门拉出，把允许拉出输出端的电流定义为输出高电平电流IOH。产品规定IOH=0.4mA。

NOH称为输出高电平时的扇出系数。一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。

3.2TTL集成逻辑门目前二十七页\总数七十页\编于七点当测出输出端为低电平时允许灌入的最大负载电流IOLmax后，则可求出驱动门的扇出系数NO：

IIS为TTL与非门的输入短路电流逻辑门输出低电平时的扇出系数一般小于输出高电平时的扇出系数，因此，逻辑门的负载能力应以输出低电平时的扇出系数为准。

3.2TTL集成逻辑门目前二十八页\总数七十页\编于七点6.平均延迟时间tpdtpd表示输出信号滞后于输入信号的时间

TTL与非门的平均延迟时间定义：导通延迟时间截止延迟时间一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。

3.2TTL集成逻辑门目前二十九页\总数七十页\编于七点7．电源特性——平均功耗和动态尖峰电流（1）功耗是指逻辑门消耗的电源功率，常用空载功耗来表征。平均功耗为：逻辑门输出低电平时的功耗称为空载导通功耗PL，典型数值约为16mW。逻辑门输出高电平时的功耗称为空载截止功耗PH

，典型数值约为5mW。

3.2TTL集成逻辑门目前三十页\总数七十页\编于七点（2）电源的动态尖峰电流在动态情况下,特别是当输出电平由低突然变为高的过渡过程中,在某个瞬间,会使门电路中的所有管子均导通,使电源电流出现尖峰脉冲.尖峰电流有时可达40mA。电源的动态尖峰电流引起的后果:

①使电源的平均电流加大.而且,工作频率越高,平均电流增加越多;②电源的动态尖峰电流通过电源和地线的内阻,形成系统内部的噪声源。

3.2TTL集成逻辑门目前三十一页\总数七十页\编于七点3.2.3TTL其它门电路TTL其它门电路非门或非门集电极开路门（OC）三态输出门等

3.2TTL集成逻辑门除了TTL与非门，还有一些TTL的其它门电路。目前三十二页\总数七十页\编于七点1.TTL非门L+V123123D12313ATTT123Re21AL=A(a)(b)Rc2RCCRTc4b14请大家自行分析一下非门的工作原理！

3.2TTL集成逻辑门目前三十三页\总数七十页\编于七点2.TTL或非门TTL或非门电路

T1和T1′为输入级；T2和T2′的两个集电极并接，两个发射极并接，构成中间级；T3、D4和T4构成推拉式输出级。输入端全部为低电平时，输出高电平，有一个或两个为高电平输入时，输出就为低电平，该电路实现或非逻辑功能。

3.2TTL集成逻辑门目前三十四页\总数七十页\编于七点TTL或非门具体工作状态如表所示：输入（A，B）T1T1′T2T2′T3D4T4输出A=L，B=L饱和饱和截止截止导通导通截止HA=L，B=H饱和倒置截止导通截止截止饱和LA=H，B=L倒置饱和导通截止截止截止饱和LA=H，B=H倒置倒置导通导通截止截止饱和L

3.2TTL集成逻辑门目前三十五页\总数七十页\编于七点3.TTL异或门VCCT9T8DT6YTTL异或电路BAT2T3T7T4T5T1●●●pxy

3.2TTL集成逻辑门目前三十六页\总数七十页\编于七点4.集电极开路的TTL与非门（OC门）&ABF逻辑符号R1D1FVcc(5V)1.6kΩR24kΩR31kΩD2ABT1T2T5输入极中间极输出极(a)电路

(b)国标符号

3.2TTL集成逻辑门目前三十七页\总数七十页\编于七点&&VCCRABCDF=ABCD=AB+CD上电说明:①普通的TTL电路不能将输出端连在一起,输出端连在一起,可能使电路形成低阻通道,使电路因电流过大而烧毁;②由于OC门的集电极是开路的,要实现正常的逻辑功能,需外加上拉电阻。

3.2TTL集成逻辑门目前三十八页\总数七十页\编于七点

5.三态输出门(TS门)三态门(TSL门)的输出有三个状态,即:

0,1和高阻,在使用中,由控制端EN(称使能控制端)来控制电路的输出状态。(a)电路(b)国标符号ABENFEN&当EN=1时,P=1,二极管截止,电路等效为普通与非门。2)当EN=0,P=0,T4

和T5均截止,输出高阻态“Z”。

3.2TTL集成逻辑门目前三十九页\总数七十页\编于七点三态门的应用（a）组成单向总线，实现信号的分时单向传送。（b）组成双向总线，实现信号的分时双向传送。在总线结构中，任一时刻仅允许一个门工作;输出并接，与OC门的并接不同；不需外接负载电阻，工作速度较快。注意

3.2TTL集成逻辑门目前四十页\总数七十页\编于七点3.2.4TTL门电路的改进为了提高工作速度，降低功耗，提高抗干扰能力，各生产厂家对门电路作了多次改进。1.74系列——为TTL集成电路的早期产品，属中速TTL器件。2．74L系列——为低功耗TTL系列，又称LTTL系列。3．74H系列——为高速TTL系列。4．74S系列——为肖特基TTL系列，进一步提高了速度，如图示。

3.2TTL集成逻辑门目前四十一页\总数七十页\编于七点5．74LS系列——为低功耗肖特基系列。6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。此外，还有各种CT54系列的TTL门电路，其电路结构和电气性能参数与CT74系列相同，但比74系列的工作温度范围更宽，电源允许的工作范围也更大。

3.2TTL集成逻辑门目前四十二页\总数七十页\编于七点3.3.1MOS晶体管1．N沟道增强型MOS管的输出特性和阈值电压（a）结构示意图（b）符号

N沟道增强型MOS场效应管3.3MOS逻辑门电路目前四十三页\总数七十页\编于七点N沟道MOS管输出特性曲线非饱和区：沟道预夹断前对应的工作区

饱和区：vGS>VGS(th）后，随着vDS的增加，靠近D区的导电沟道变窄

截止区：iDS=0以下的工作区域

MOS管作为开关使用时，基本交替工作在截止和导通状态。当vGS大于管子的开启电压（或阈值电压）VTN时，N沟道管开始导通。3.3MOS逻辑门电路目前四十四页\总数七十页\编于七点2．增强型NMOS管的转移特性曲线转移特性曲线反映了当vDS为常数时，vGS对iDS的控制作用

当vGS<VGS(th)N时，iDS=0

当vGS>VGS(th)N后，在vDS作用下形成iDS电流

N沟道MOS管转移特性3.3MOS逻辑门电路目前四十五页\总数七十页\编于七点3.MOS管分类

MOS管按其沟道和工作类型可分为四种

MOS管N沟道增强型(enhancementtypeNMOS)

P沟道增强型(enhancementtypePMOS)

N沟道耗尽型(depletiontypeNMOS)

P沟道耗尽型(depletiontypePMOS)

由于NMOS管沟道中的载流子是电子，其迁移率较高，工作速度较快，因而目前NMOS管应用十分广泛

由于空穴载流子的迁移率约为电子迁移率的一半，故PMOS管的工作速度较NMOS管的工作速度低。

P沟道耗尽型场效应管较难于制造，在数字集成电路中很少使用。3.3MOS逻辑门电路目前四十六页\总数七十页\编于七点3.3.2MOS反相器MOS反相器分类电阻负载MOS电路E/EMOS（增强型/增强型MOS）反相器

E/DMOS（增强型/耗尽型MOS）反相器

CMOS（ComplementaryMOS）反相器

CMOS电路的工作速度高，功耗小，并且可用正电源，便于和TTL电路连接，下面我们着重讨论CMOS逻辑门。

3.3MOS逻辑门电路目前四十七页\总数七十页\编于七点

3.4CMOS电路

3.4.1CMOS反相器

CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道管作为负载管，N沟道管作为输入管。两个MOS管的开启电压VGS(th)P<0，VGS(th)N>0，通常为了保证正常工作，要求VDD>|VGS(th)P|+VGS(th)N。下面分析一下CMOS反相器电路工作原理目前四十八页\总数七十页\编于七点若输入vI为高电平(如VDD)，则输入管导通，负载管截止，输出电压接近0V，即输出低电平。若输入vI为低电平(如0V)，则负载管导通，输入管截止，输出电压vO=VOH≈VDD,即输出高电平。

综上分析，可见该电路实现了“非逻辑”功能。

3.4CMOS电路

目前四十九页\总数七十页\编于七点3.4.2CMOS反相器的主要特性1.电压传输特性和电流传输特性电压特性曲线大致分为AB、BC、CD三个阶段。AB段：vI＜VTN，即输入为低电平时，vGS1＜VTN，|vGS2|＞|VTP|，TN截止，TP导通，vO=VOH≈VDD，输出高电平。

CD段：vI＞VDD-|VTP|，即输入为高电平时，TN导通，|vGS2|＜|VTP|，TP截止，vO=VOL≈0，输出为低电平。

CMOS反相器的电压传输特性

3.4CMOS电路

目前五十页\总数七十页\编于七点CMOS反相器的电压传输特性BC段：VTN＜vI＜(VDD-|VTP|)，此时由于vGS1＞VTN，vGS2＞|VTP|，故TN、TP均导通。若TN、TP的参数对称，则vI=1/2VDD时两管导通内阻相等，vO=1/2VDD

BC段特性曲线很陡，可见CMOS反相器的传输特性接近理想开关特性，因而其噪声容限大，抗干扰能力强。

3.4CMOS电路

目前五十一页\总数七十页\编于七点CMOS反相器的电流传输特性CMOS反相器的电流传输特性如图所示CMOS反相器的电流传输特性曲线，只在工作区BC段时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。其余情况下，电流都极小。

3.4CMOS电路

目前五十二页\总数七十页\编于七点CMOS反相器具有如下特点：静态功耗极低。在稳定时，CMOS反相器工作总有一个MOS管处于截止状态，流过的电流为极小的漏电流。抗干扰能力较强。由于其阈值电平近似为0.5VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，随电源电压升高，抗干扰能力增强。(3)电源利用率高。VOH=VDD，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+3～+18V。(4)输入阻抗高，带负载能力强。

3.4CMOS电路

目前五十三页\总数七十页\编于七点２．输入特性和输出特性(1)输入特性为了保护栅极和衬底之间的栅氧化层不被击穿，CMOS输入端都加有保护电路。由于二极管的钳位作用，使得MOS管在正或负尖峰脉冲作用下不易发生损坏。考虑输入保护电路后，CMOS反相器的输入特性如图所示。

CMOS输入保护电路vOVDDTPTNvIC1D2N－D1···D1′C2P－P＋P＋N＋R●

CMOS反相器输入特性vIOVDDiI－1V

3.4CMOS电路

目前五十四页\总数七十页\编于七点

(2)输出特性

a.低电平输出特性当输入vI为高电平时，负载管截止，输入管导通，负载电流IOL灌入输入管，如图所示。灌入的电流就是N沟道管的iDS，输出特性曲线如图所示。输出电阻的大小与vGSN(vI)有关，vI越大，输出电阻越小，反相器带负载能力越强。vO=VOLVDDTNRLvI=VDDTPIOL输出低电平等效电路输出低电平时输出特性VOL(vDSN)OIOL(iDSN)vI(vGSN)

3.4CMOS电路

目前五十五页\总数七十页\编于七点

b.高电平输出特性当输入vI为低电平时，负载管导通，输入管截止，负载电流是拉电流。输出电压VOH=VDD-vSDP，拉电流IOH即为iSDP，输出特性曲线如图所示。由曲线可见，|vGSP|越大，负载电流的增加使VOH下降越小，带拉电流负载能力就越强。输出高电平时输出特性VOHVDDTNRLvI=0TPIOH输出高电平等效电路vSDPOIOH(iSDP)vGSPVDD

3.4CMOS电路

目前五十六页\总数七十页\编于七点3.电源特性

CMOS反相器的电源特性包含工作时的静态功耗和动态功耗。静态功耗非常小，通常可忽略不计。

CMOS反相器的功耗主要取决于动态功耗，尤其是在工作频率较高时，动态功耗比静态功耗大得多。当CMOS反相器工作在TP和TN短时间的同时饱和导通的时候，将产生瞬时大电流，从而产生瞬时导通功耗PT。此外，动态功耗还包括在状态发生变化时，对负载电容充、放电所消耗的功耗。

3.4CMOS电路

目前五十七页\总数七十页\编于七点3.4.3CMOS传输门

CMOS传输门是由P沟道和N沟道增强型MOS管并联互补组成。CMOS传输门及其逻辑符号当C=0V，C=VDD时，两个MOS管都截止。输出和输入之间呈现高阻抗，传输门截止。当C=VDD，C=0V时，总有一个MOS管导通，使输出和输入之间呈低阻抗，传输门导通。

3.4CMOS电路

目前五十八页\总数七十页\编于七点传输门一个重要用途是作模拟开关来传输连续变化的模拟电压信号。当C=1时，开关接通,C=0时，开关断开，因此只要一个控制电压即可工作。和CMOS传输门一样，模拟开关也是双向器件。CMOS模拟开关及其逻辑符号

3.4CMOS电路

目前五十九页\总数七十页\编于七点3.4.4CMOS逻辑门电路1．CMOS与非门电路当输入A、B中至少有一个为低电平时输出为高电平，F=1当输入A、B均为高电平时，T1和T2导通，T3和T4截止，输出为低电平，F=0输出F和输入A、B的逻辑关系为该电路实现了与非门的功能。

3.4CMOS电路

目前六十页\总数七十页\编于七点2．CMOS或非门电路输入A、B均为低电平时，TN1和TN2截止，TP1和TP2导通，输出为高电平，因此F=1；输入A、B中至少有1个为高电平，TN1、TN2中至少有1个导通，TP1、TP2中至少有1个截止，输出为低电平，因此F=0。输出F和输入A、B的逻辑关系为该电路实现了或非门的功能。

3.4CMOS电路

目前六十一页\总数七十页\编于七点3.CMOS三态非门工作原理：当EN=0时，TP2和TN2同时导通，为正常的非门，输出当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。逻辑符号如图示。同理，也有高电平选通的三态非门。CMOS三态门可方便地用于构成总线结构。

3.4CMOS电路

目前六十二页\总数七十页\编于七点4.CMOS门电路的构成规律(1)判断是驱动管串联、负载管并联，还是驱动管并联、负载管串联。(2)判断是驱动管先串后并、负载管先并后串，还是驱动管先并后串、负载管先串后并。(3)驱动管相串为“与”运算，相并为“或”运算。先串后并为先“与”后“或”，先并后串为先“或”后“与”。驱动管组和负载管组连接点引出输出为“取反”。

3.4CMOS电路

目前六十三页\总数七十页\编于七点3.4.5集成门电路使用中的实际问题1.TTL电路与CMOS电路的接口(1)用TTL电路驱动CMOS电路驱动门为TTL电路,负载门为CMOS电路,主要考虑的是电平匹配。①若CMOS门的电源为5V，在TTL电路的输出端接一个上拉电阻(例如3.3kΩ)至电源VCC(+5V)。此时，CMOS电路相当于一个同类TTL电路的负载。11TTLCMOS5VR

3.4CMOS电路

目前六十四页\总数七十页\编于七点②如果CMOS电路的电源较高，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门(如T1006)电路。11TTLCMOS5VRVDD③采用专用集成电路。如专用的CMOS电平移动器(例如40109)TTL与CMOS之间的电平移动

3.4CMOS电路

目前六十五页\总数七十页\编于七点(2)用CMOS电路驱动TTL电路当CMOS电路驱动TTL电路时，由于CMOS驱动电流较小(特别是输出低电平时)，所以对TTL电路的驱动能力很有限。因此可以用三极管反相器作为接口电路，即用三极管电流放大器扩展电流驱动能力，其电路如图所示。CMOS电路通过三极管放大器驱动T