集成电路实验

集成电路实验第1页，共34页，2023年，2月20日，星期四

二、实验设备

⒈数字、模拟实验装置。⒉数字电路实验板１块⒊万用表１台⒋74LS153

１片第2页，共34页，2023年，2月20日，星期四已知组合逻辑电路图，确定它们的逻辑功能。分析步骤

:（1）根据逻辑图，写出逻辑函数表达式;（2）对逻辑函数表达式化简;（3）根据最简表达式列出真值表;（4）由真值表确定逻辑电路的功能。组合逻辑电路的分析：第3页，共34页，2023年，2月20日，星期四例1:分析下图逻辑电路的功能。=AB+AB真值表ABY001010100111功能:当A、B取值相同时，输出为1,是同或电路。Y=ABAB第4页，共34页，2023年，2月20日，星期四例3:分析下图逻辑电路的功能。第5页，共34页，2023年，2月20日，星期四第6页，共34页，2023年，2月20日，星期四组合逻辑电路的设计根据给定的逻辑要求，设计出逻辑电路图。设计步骤（1）根据逻辑要求，定义输入输出逻辑变量，列出真值表；（2）由真值表写出逻辑函数表达式；（3）化简逻辑函数表达式；（4）画出逻辑图。第7页，共34页，2023年，2月20日，星期四例1：设计一个三人表决电路解：A,B,C表示投票:同意为1,不同意为0;Y表示表决结果:通过为1,否决为0。三人表决电路10A+5VBCRYABCY00000001101110001111010010111011真值表第8页，共34页，2023年，2月20日，星期四Y=ABC+ABC+ABC+ABC¯¯¯填入卡诺图化简ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表Y=AB+AC+BC=AB+AC+BC=ABACBC第9页，共34页，2023年，2月20日，星期四三人表决电路第10页，共34页，2023年，2月20日，星期四数据选择器原理

数据选择:

从一组数据中选出一个数据数据选择器:

实现数据选择功能的电路示意图:第11页，共34页，2023年，2月20日，星期四数据选择器的逻辑功能四选一:其中:

D0～D3数据输入端

A1A0地址输入端

Y输出端

S--使能端①A1A0取值与选送信号的关系:

若A1A0=00把D0送输出端口Y=D0S=0片子正常工作S=1片子不工作Y=0

说明:第12页，共34页，2023年，2月20日，星期四74LS153组件介绍

■

74LS153功能表

输入输出A１A０SYXX１００００D００１０D１１００D２１１０D３第13页，共34页，2023年，2月20日，星期四实验内容■

1.测试74LS153集成电路的逻辑功能。将双四选一电路74LS153（CC14539）按图3-４所示连接，选通端与输入信号端均接逻辑开关，输出端接发光二极管，在A、B、C、D状态确定的条件下，改变选通端A１、A０的状态，观察输出并填表3-４。第14页，共34页，2023年，2月20日，星期四A１A０DCBAY００×××0/1０１××0/1×１０×0/1××１１0/1×××图3-4表3-4第15页，共34页，2023年，2月20日，星期四74LS00第16页，共34页，2023年，2月20日，星期四门电路是数字电路的基本单元电路。以74LS00为例介绍:1、片脚的排列2、片脚对应的功能A0011B0101Y1110第17页，共34页，2023年，2月20日，星期四门电路可以用作控制门，下面以二输入与非门为例，用任一端A作为输入端，而另一端B为控制端。若B=１则门打开，可以进行信息的传递即Y=A。若B=０时，门关闭，信息不能通过Y=１。第18页，共34页，2023年，2月20日，星期四1、

半加器两个一位二进制数相加，叫半加，实现半加操作的电路，称为半加器。两个一位二进制数相加的真值表见表2-1，其中

Ai—表示加数

Bi—表示被加数

Si—表示半加和

Ci—表示向高位的进位半加器真值表Ai

Bi

Si

Ci0

0

0

00

1

1

01

0

1

01

1

0

1第19页，共34页，2023年，2月20日，星期四2、全加器

从二进制数加法的角度看，前表中只考虑了两个加数本身，没有考虑低位来的进位。考虑两个同位的加数和来自低位的进位三者相加，这种加法运算就是所谓的全加，实现全加运算的电路叫做全加器。第20页，共34页，2023年，2月20日，星期四如果用A、B表式A、B两个数的第i位，Ci-1表示低位（第i–1位）来的进位，则根据全加运算的规则可以列出真值表如下表

Ai

Bi

Ci-1

Si

Ci

0

0

000

0

0

110

0

1

010

0

1

101

1

0

010

1

0

101

1

1

001

1

1

111第21页，共34页，2023年，2月20日，星期四用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。例如四选一数据选择器输出如下：

而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。N个地址变量的数据选择器，不需要增加门电路最多可实现N+1个变量的逻辑函数。

第22页，共34页，2023年，2月20日，星期四2.步骤：①写出函数的表准与或式，和数据选择器输出信号表达式。②对照比较确定选择器各输入变量的表达式。③根据采用的数据选择器和求出的表达式画出连线图第23页，共34页，2023年，2月20日，星期四Ai

Bi

Ci-1

Si

Ci

0

0

000

0

0

110

0

1

010

0

1

101

1

0

010

1

0

101

1

1

001

1

1

111第24页，共34页，2023年，2月20日，星期四2.利用74LS153设计一个全加器

第25页，共34页，2023年，2月20日，星期四3.利用74LS153和74LS00设计一个三人表决器

第26页，共34页，2023年，2月20日，星期四4.利用74LS00和74LS10设计一个三人表决器

第27页，共34页，2023年，2月20日，星期四5.利用74LS00和74LS153设计一个八选一电路

第28页，共34页，2023年，2月20日，星期四6：设计交通灯报警电路，画出逻辑电路图，要求用与非门实现。Y0100001

1ABC000011100011110100101101真值表红

黄

绿报警第29页，共34页，2023年，2月20日，星期四第30页，共34页，2023年，2月20日，星期四7：设计一个可控制的门电路，要求：当控制端E=0时,输出端Y=AB;当E=1时,输出端Y=A+B控制端EABY00000001101110001111010010111

011真值表输入输出EAB00011110011275346001110010Y=AB+EB+EA&&&EABY≥1第31页，共34页，2023年，2月20日，星期四8.某单位举办军民联欢晚会，军人持红票入场，群众持黄票入场，持绿票的军民均可入场。试设计其电路，实现其功能。

第32页，共34页，2023年，2月2