数电实验实验报告

千里之行，始于足下让知识带有温度。第第2页/共2页精品文档推荐数电实验实验报告数字电路试验报告

试验一组合规律电路分析

一．实验用集成电路引脚图

74LS00集成电路74LS20集成电路四2输入与非门双4输入与非门二．试验内容1.试验一

自拟表格并记录:

2.试验二

密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？

X1

2.5V

AB

C

D

示灯：灯亮表示“1”，灯灭表示“0”

ABCD按规律开关，“1”表示高电平，“0”表示低电平

ABCD接规律电平开关。

最简表达式为：X1=AB’C’D密码为：1001ABCDX1X2ABCDX1X20000011000010001011001100010011010010011011011010100011100010101011101010110011110010

1

1

1

1

1

1

1

1

1

三.试验体味：

1.分析组合规律电路时，可以通过规律表达式，电路图和真值表之间的互相转换来到达试验所要求的目的。

2.这次实验比较容易，认识了一些容易的组合规律电路和芯片，和使用仿真软件来设计和构造规律电路来求解。

试验二组合规律试验（一）半加器和全加器

一．试验目的

1.认识用门电路设计组合电路的原理和办法步骤二．预习内容

1.复习用门电路设计组合规律电路的原理和办法步骤。

2.复习二进制数的运算。

3.用“与非门”设计半加器的规律图。

4.完成用“异或门”、“与或非”门、“与

非”门设计全加器的规律图。

5.完成用“异或”门设计的3变量判奇

电路的原理图。三．元

件参考

U1A

74LS00D

U1B

74LS00D

U1C74LS00D

U1D74LS00D

U2A

74LS00DU2B

74LS00DU2C

74LS00D

U3A

74LS20D

X1

2.5V

X2

2.5V

VCC

5V

A

Ｂ

Ｃ

D

依次为74LS283、74LS00、74LS51、74LS136

其中74LS51：Y=（AB+CD）’，74LS136：Y=A⊕B（OC门）四．试验内容

1.用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟）

半加器

全加器

2.用异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0.

NOR2

S

C

3.“74LS283”全加器规律功能测试

测试结果填入下表中：

五．试验体味：

1.通过这次试验，把握了认识半加器与全加器的规律功能

2.这次试验的规律电路图比较复杂，涉及了异或门、与或非门、与非门三种规律门，在接线时应注重不要接错。各芯片的电源和接地不能遗忘接。

试验三组合规律试验（二）数据挑选器和

译码器的应用

一．试验目的

认识数据挑选器和数据分配器的规律功能和把握其使用办法

二．预习内容

1.了解全部元器件的规律功能和管脚罗列

2.复习有关数据挑选器和译码器的内容

3.用八选一数据挑选器产生规律函数L=ABC+ABC’+A’BC+A’B’C和L=A⊕B⊕C

4.用3线—8线译码器和与非门构成一个全加器三．参考元件

数据挑选器74LS151,3—8线译码器74LS138.

四．试验内容

1.数据挑选器的使用：

当使能端EN=0时，Y是A2,A1,A0和输入数据D0~D7的与或函数，其表达式为：

Y=∑mi?Di7i=0（表达式1）

式中mi是A2,A1,A0构成的最小项，明显当Di=1时，其对应的最小项mi在与或表达式中

浮现。当Di=0时，对应的最小项就不浮现。利用这一点，不难实现组合电路。

将数据挑选器的地址信号A2,A1,A0作为函数的输入变量，数据输入D0~D7作为控制信号，控制各最小项在输出规律函数中是否浮现，是能端EN始终保持低电平，这样，八选一数据挑选器就成为一个三变量的函数产生器。①用八选一数据挑选器74LS151产生规律函数将上式写成如下形式：L=m1D1+m3D3+m6D6+m7D7

该式符合表达式1的标准形式，明显D1、D3、D6、D7都应当等于1，二式中没有浮现的最小项m0、m2、m4、m5，它们的控制信号D0、D2、D4、D5都应当等于0。由此可画出该规律函数产生器的规律图。

L=ABC+ABC’+A’BC+A’B’C

②用八选一数据挑选器74LS151产生规律函数

按照上述原理自行设计规律图，并验证明际结果。

2.3线—8线译码器的应用

用3线—8线译码器74LS138和与非门构成一个全加器。写出规律表达式并设计电路图，验证明际结果。

3.扩展内容

用一片74LS151构成4变量判奇电路

五、试验体味

1.数据挑选器用来对数据举行挑选，特殊挑选适用于函数的分别，是比较常

用的组合规律器件；译码器用于数据的编码与译码中，也是较常用的规律器件。

2.集成的组合规律电路也是有容易的门电路组合而成，可以按照对规律电路

的衔接,集成的规律器件之间可以互相转化，功能也举行了扩展了。

试验四：触发器和计数器

一、试验目的

1、认识J-K触发器的基本规律功能和原理。

2、了解二进制计数器工作原理。

3、设计并验证十进制，六进制计数器。

二、预习内容

1、复习有关R-S触发器，J-K触发器，D触发器的内容。

触发器是构成时序规律电路的基本规律单元，具有记忆、存储二进制信息的功能。

从功能上看，触发器可分为RS、D、JK、T、T’等几种类型。上述几种触发器虽然功能不同，但互相之间可以转换。边沿触发器是指，惟独在时钟脉冲信号CP的升高沿或者是下降沿到来时，接收此刻的输入信号，举行状态转换，而在其它任何时候输入信号的变化都不会影响到电路的状态。

2、预习有关计数器的工作原理。

统计输入脉冲个数的过程计数。能够完成计数工作的电路成为计数器。计数器的基本功能是统计时钟脉冲的个数，即实现计数操作，也用于分频、定时、产生节拍脉冲等。计数器的种类无数，按照计数脉冲引入方式的不同，将计数器分为同步计数器和异步计数器；按照计数过程中计数变化趋势，将计数器分为加法计数器、减法计数器、可逆计数器；按照计数器中计数长度的不同，可以将计数器分为二进制计数器和非二进制计数器（例如十进制、N进制）。

二进制计数器是构成其他各种计数器的基础。根据计数器中计数值的编码方式，用n表示二进制代码，N表示状态位，满足N=2“的计数器称作二进制计数器。74LS161D是常见的二进制加法同步计数器

3、用触发器组成三进制计数器。设计电路图。

4、用74LS163和与非门组成四位二进制计数器，十进制计数器，六进制计数器。设

计电路图。

三、参考元件

74LS0074LS107

74LS7474LS163

四、试验内容

1.R-S触发器规律功能测试

3.用74LS163组成六进制计数器

输出QAQBQCQD从0000逐渐增1直至0101，此时QA=1,QC=1,经过与非门后为低电平，输入至CLR同步清零，又开头了下一轮的计数。故计数范围为0000——0101，为六进制计数器。

4.用74LS163组成十进制计数器

输出QAQBQCQD从0000逐渐增1直至1001，此时QA=1,QD=1,经过与非门后为低电平，输入至CLR同步清零，又开头了下一轮的计数。故计数范围为0000——1001，为十进制计数器。

1、用74LS163组成六十进制计数器

DCD_HEX

DCD_HEX

五、试验体味：

这次实验认识了计数器、译码器、显示器等器件的使用办法，学会用它们组成具有计数、译码、显示等综合电路，并了解它们的工作原理。利用常用计数器通过设计可以实现十分用进制计数器，普通有同步和异步两种不同的计划，同时也可以采纳清零和预置数来达到归零的目的。

试验五555集成定时器

一．试验目的

认识与使用555集成定时器

二．试验内容

1.555单稳电路

1）按图衔接，组成一个单稳触发器

2）测量输出端，控制端的电位与理论计算值比较

3）用示波器观看输出波形以及输出电压的脉宽。tw=RCln3=1.1RC

2．555多谐振荡器

1）按图接线，组成一个多谐振荡器

输出矩形波的频率为：f=1.43/（R1+2R2）

2）用示波器观看波形

通过示波器观看到输出波形为脉冲波

3.接触开关

按图接线，构成一个接触开关，摸一下触摸线，LED亮一秒

三．试验体味

本次试验是关于555集成定时器以及它构建的触发器和振荡器。555定时器在规律电路中用得十分广泛，可以由它产生各种各样的脉冲波形，普通作为信号源来使用。

试验六数字秒表

一．试验目的：

1、了解数字计时装置的基本工作原理和容易设计办法。

2、认识中规模集成器件和半导体显示器的使用。

3、了解容易数字装置的调试办法，验证所设计的数字秒表的功能。

二．试验元件：

集成元件：555一片，74LS163一片，74LS248两片，LED两片，74LS00两片。

二极管IN4148一个，电位器100K一个，电阻，电容。

三．试验内容：

1、试验原理框图

①秒信号发生器用555定时器构建多谐振荡电路而成

②六十进制计数器用两块74LS163组成

③译码电路由74LS148组成

④数码显示由LED组成。

2、设计内容及要求

①用上述元器件设计一个数字秒表电路，电路包含秒脉冲发生器、计数、译码，显示00至59秒。

②具有清零、停止、启动功能。

③至少使用一块74LS248芯片及共阴极显示器。

3试验电路图设计如下：