计算机组成原理课件第二章存储系统

计算机组成原理课件第二章存储系统第1页，共164页，2023年，2月20日，星期四主要内容概述主存储器高速存储器CACHE存储器虚拟存储器第2页，共164页，2023年，2月20日，星期四重点内容了解存储系统的层次结构以及各个层次的作用，了解各类存储器的工作原理和结构以及存储器和CPU的连接.第3页，共164页，2023年，2月20日，星期四§2.1概述一、基本概念存储元件：用一个具有两种稳定状态，并且在一定条件下状态可相互转换的物理器件来表示二进制数码0和1，这种器件称为存储元件。存储单元：由若干个存储元组成一个存储单元。存储器：由若干个存储单元组成了存储器。存储单元地址：每个存储单元的编号。存储器分辩率：指存储器能被区分、识别与操作的精细程度。第4页，共164页，2023年，2月20日，星期四§2.1概述二、存储器分类按存储介质分（1）

磁存储器：磁表面存储器（2）

电子介质：半导体存储器（3）

纸介质存储器（4）

光介质：激光存储器

第5页，共164页，2023年，2月20日，星期四§2.1概述按存取方式分

(1)随机存储器ＲＡＭ

(2)只读存储器ＲＯＭＭＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ

(3)串行访问存储器ＳＡＭ访问指定信息所花费的时间和信息所在的地址或位置有关。①顺序存储器：完全串行访问存储器，信息以顺序的方式从存储介质的始端开始写入（或读出），其读／写时间是顺序与位置的函数，不同位置的单元，其读／写时间是不同的，一般只能用平均读／写时间作为参数，如磁带；②直接存取存储器：是部分串行访问存储器，它介于顺序存取和随机存取之间。对信息的存取包括两个逻辑操作：指向整个存储器的一个区域（磁道或磁头），接着对这一小部分区域顺序存取，如磁盘存储器。磁盘和磁带都是磁表面存储器。第6页，共164页，2023年，2月20日，星期四§2.1概述按信息的可保护性分类（1）

易失性存储器 断电后信息将消失的存储器是易失性存储器，如半导体存储器，可以分为动态（DRAM）和静态（SRAM）两种。动态存储器需要在使用过程中经常刷新以保持存储单元内电荷的稳定性，静态存储器由于有电源的支持，不需要。（2）

非易失性存储器。 断电后仍保持信息的存储器称为非易失性存储器。如磁带和磁盘等磁表面存储器。非易失性存储器的内容可以不依赖于计算机的运行而存在，因此，这类磁表面存储器一般作外存使用。除磁表面存储器外，ROM也是一种特殊的非易失性存储器。按在计算机系统中的作用分寄存器、高速缓存、主存、辅助存储第7页，共164页，2023年，2月20日，星期四§2.1概述三、存储器的组成存储器是由存储体、地址寄存器、数据寄存器、和读/写控制线路组成第8页，共164页，2023年，2月20日，星期四§2.1概述贮存信息的存储体。信息的寻址机构，即读出和写入信息的地址选择机构。这包括：地址寄存器（ＭＡＲ）和地址译码器。存储器数据寄存器ＭＤＲ。写入信息所需的能源，即写入线路、写驱动器等。读出所需的能源和读出放大器，即读出线路、读驱动器和读出放大器。存储器控制部件。无论是读或写操作，都需要由一系列明确规定的连续操作步序来完成，这就需要主存时序线路、时钟脉冲线路、读逻辑控制线路，写或重写逻辑控制线路以及动态存储器的定时刷新线路等，这些线路总称为存储器控制部件。第9页，共164页，2023年，2月20日，星期四§2.1概述四、存储系统的层次结构存储器系统是计算机中用于存储程序和数据的部件，很重要。对其要求是：尽可能快的读写速度尽可能大的存储容量尽可能低的费用成本怎样才能更好地实现这些要求呢？第10页，共164页，2023年，2月20日，星期四解决方案用生产成本、运行成本不同、存储容量不同，读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度、容量、成本等方面的优势，从而达到最优性能价格比，满足使用要求。§2.1概述第11页，共164页，2023年，2月20日，星期四

存取速度容量成本存储成本CPU10ns512B1800(美分/KB)缓存20－40ns128KB72主存60－100ns

512MB5.6虚存10－20ms60－228GB0.23后援2－20M512GB－2TB0.01若能使CPU大部分时间访问高速缓存，只有当从高速缓存中读不到时访问主存，当从主存中还读不到时才去成批量读虚存，此时CPU转去完成其它作业而不是空闲等待，以提高运行效率。§2.1概述第12页，共164页，2023年，2月20日，星期四层次间应满足的原则1.一致性原则：处在不同层次的同一个信息应保持相同的值。2.包含性原则：处在内层的信息一定被包含在其外层的存储器中，反之则不成立，即内层存储器的全部信息，是其相邻外层信息的一部分的复制品。

§2.1概述第13页，共164页，2023年，2月20日，星期四§2.1概述CPUCacheMemory辅存虚拟存储器软件、硬件硬件计算机存储系统的层次结构第14页，共164页，2023年，2月20日，星期四§2.1概述五、数据在存储器中的存放顺序存放一个机器字的存储单元，称为字存储单元。相应的单元地址为字地址。存放一个字节的单元，称为字节单元。相应的地址称为字节地址。第15页，共164页，2023年，2月20日，星期四§2.1概述一个16位二进制的字存储单元可存放两个字节，可以按字地址寻址，也可以按字节地址寻址。数据在存储器中的存放顺序第16页，共164页，2023年，2月20日，星期四§2.1概述六、主要技术指标存储容量：在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。即可存储多少位二进制信息代码。存储容量＝存储字数×字长1KB=210B，1MB=220B,1GB=230B，1TB=240B要求：大容量。第17页，共164页，2023年，2月20日，星期四§2.1概述存取时间（存储器的访问时间，MemoryAccessTime）：

从存储器读出／写入一个存储单元信息或从存储器读出／写入一次信息（信息可能是一个字节或一个字）所需要的平均时间，称为存储器的存取时间,记为tA，也称为取数时间，tA对随机存储器一般是指：从中央处理器ＣＰＵ的地址寄存器门输出端发出读数请求时起，到所要求的读出信息出现在存储器输出端为止，这期间所需要化费的时间值。第18页，共164页，2023年，2月20日，星期四§2.1概述存储周期（MemoryCycleTime）： 存储器进行一次完整的读写操作所需要的全部时间，称为存取周期。或具体地说，存取周期是启动两个独立的存储器操作（如两个连续的读操作）之间所需要的最小时间间隔，用tM表示。

tM=tA+复原时间： 破坏性读出方式：tM＝２tA。 非破坏性读出：tM=tA+稳定时间第19页，共164页，2023年，2月20日，星期四§2.1概述存储器的传输带宽：单位时间可写入存储器或从存储器取出的信息的最大数量，称为数据传输率或称为存储器传输带宽bM

。bM=W／tM

其中，存储周期的倒数１／tM

是单位时间（每秒）内能读写存储器的最大次数。W表示存储器一次读取数据的宽度，即位数，也就是存储器传送数据的宽度。第20页，共164页，2023年，2月20日，星期四§2.2主存储器一、基本结构和操作第21页，共164页，2023年，2月20日，星期四§2.2主存储器随机存储器是由存储体、地址译码及驱动系统、读/写系统和时序控制部分组成。存储体：是一种存储单元的阵列结构。地址译码驱动通常采用存储单元的二维排列。阵列组织方式的原则：存储单元阵列在形式上排列成方形或者长方形将存储器的地址码划分为两个方向组，利用地址译码器的“放大”作用，能使少量的地址位转换成多根选择线第22页，共164页，2023年，2月20日，星期四§2.2主存储器存储器的基本操作读操作是从给定地址所选中的存储单元中取出信息，经数据缓冲寄存器MDR送给中央处理器CPU.MAR←EMDR←(MAR)R←(MDR)写操作是将信息存入制定的存储单元中。MAR←EMDR←(R)(MAR)←(MDR)第23页，共164页，2023年，2月20日，星期四§2.2主存储器二、随机读写存储器双极型记忆单元静态MOS存储器动态MOS存储器第24页，共164页，2023年，2月20日，星期四§2.2主存储器六管静态MOS存储元是由两个MOS反相器交叉耦合而成的触发器。一个存储元存一位二进制代码，如果一个存储单元为n位，则需由n个存储元才能组成一个存储单元。第25页，共164页，2023年，2月20日，星期四§2.2主存储器SRAM的组成存储体：存储单元的集合。地址译码器：地址译码器的输入信息来自CPU的地址寄存器。地址译码有两种方式：单译码方式和双译码方式。驱动器：通常加在译码器的输出之后。I/O电路：处在数据总线和被选用的单元之间，用以控制被选中的单元读出或写入。片选与读/写控制电路：在地址选择时，首先要进行选片。输出驱动电路第26页，共164页，2023年，2月20日，星期四§2.2主存储器存储元的工作原理：（1）写操作。在字线上加一个正电压的字脉冲，使Ｔ2

、Ｔ3

管导通。若要写“０”，无论该位存储元电路原存何种状态，只需使写“０”的位线ＢＳ0

电压降为地电位（加负电压的位脉冲），经导通的Ｔ2

管，迫使节点Ａ的电位等于地电位，就能使Ｔ1

管截止而Ｔ0

管导通。 写入１，只需使写１的位线ＢＳ1

降为地电位，经导通的Ｔ3

管传给节点Ｂ，迫使Ｔ0

管截止而Ｔ1

管导通。 写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作过程。第27页，共164页，2023年，2月20日，星期四§2.2主存储器（2）读操作

只需字线上加高电位的字脉冲，使Ｔ2

、Ｔ3

管导通，把节点Ａ、Ｂ分别连到位线。若该位存储电路原存“０”，节点Ａ是低电位，经一外加负载而接在位线ＢＳ0

上的外加电源，就会产生一个流入ＢＳ0

线的小电流（流向节点Ａ经Ｔ０导通管入地）。“０”位线上ＢＳ0

就从平时的高电位Ｖ下降一个很小的电压，经差动放大器检测出“０”信号。 若该位原存“１”，就会在“１”位线ＢＳ1

中流入电流，在ＢＳ1

位线上产生电压降，经差动放大器检测出读“１”信号。 读出过程中，位线变成了读出线。读取信息不影响触发器原来状态，故读出是非破坏性的读出。第28页，共164页，2023年，2月20日，星期四§2.2主存储器（3）若字线不加正脉冲，说明此存储元没有选中，Ｔ2

，Ｔ3

管截止，Ａ、Ｂ结点与位／读出线隔离，存储元存储并保存原存信息。第29页，共164页，2023年，2月20日，星期四§2.2主存储器ＲＡＭ结构与地址译码（1）字结构或单译码方式①存储容量Ｍ=Ｗ行×b列；②阵列的每一行对应一个字，有一根公用的字选择线Ｗ；每一列对应字线中的一位，有两根公用的位线ＢＳ0与ＢＳ1

。③存储器的地址不分组，只用一组地址译码器。④优点：结构简单，速度快：适用于小容量M。

缺点：外围电路多、成本昂贵，结构不合理结构。第30页，共164页，2023年，2月20日，星期四§2.2主存储器（2）位结构或双译码方式①容量：Ｎ（字）×b（位）的ＲＡＭ，把每个字的同一位组织在一个存储片上，每片是Ｎ×１；再把b片并列连接，组成一个Ｎ×b的存储体，就构成一个位结构的存储器。②在每一个Ｎ×１存储片中，字数Ｎ被当作基本存储电路的个数。若把Ｎ＝２n个基本存储电路排列成Ｎx行与Ｎy列的存储阵列，把ＣＰＵ送来的n位选择地址按行和列两个方向划分成nx和ny两组，经行和列方向译码器，分别选择驱动行线Ｘ与列线Ｙ。③采用双译码结构，可以减少选择线的数目。④优点：驱动电路节省，结构合理，适用于大容量存储器。第31页，共164页，2023年，2月20日，星期四§2.2主存储器SRAM存储器芯片举例第32页，共164页，2023年，2月20日，星期四§2.2主存储器三、存储器与CPU的连接位扩展法字扩展法字位同时扩展法第33页，共164页，2023年，2月20日，星期四§2.2主存储器位扩展法当芯片的容量和主存容量相同，而位数不足时，就要对位数进行扩展。方法：将多片存储芯片的地址端、片选端和读/写控制端各自并联在一起，而他们的数据端分别引出，连到存储器不同位的数据总线上。第34页，共164页，2023年，2月20日，星期四§2.2主存储器例1：用Intel2114芯片，组成1024*8的存储器。解：2114的规格为1024*4，所以需要两片。第35页，共164页，2023年，2月20日，星期四§2.2主存储器I/O1I/O2I/O3I/O4WE2114CSA0A1A2A3A4A5A6A7A8A9

I/O1I/O2I/O3I/O4WE2114CSA0A1A2A3A4A5A6A7A8A9

CPU

A0A9CSD0-D8第36页，共164页，2023年，2月20日，星期四§2.2主存储器例2.假定使用8K×1的RAM存储器芯片，那么组成8K×8位的存储器，每一片RAM是8192×1，故其地址线为13条（A0-A12），可满足整个存储体容量的要求。每一片对应于数据的1位（只有1条数据线），故只需将它们分别接到数据总线上的相应位即可。在这种方式中，对片子没有选片要求，就是说片子按已被选中来考虑，如果片子有选片输入端（CS），可将它们直接接地。第37页，共164页，2023年，2月20日，星期四§2.2主存储器第38页，共164页，2023年，2月20日，星期四§2.2主存储器字扩展法当芯片字长与主存相同，而容量不足时，就需要用几片存储器芯片组成合起来对存储空间即地址空间进行扩展，称为字扩展。方法：将各芯片的地址线，数据线、读/写线分别并联在一起，片选信号单独连接，用来区分各片地址，用高位地址经过译码而产生的输出信号作为各个芯片的片选信号，用低位地址作为各芯片的片内地址。

第39页，共164页，2023年，2月20日，星期四§2.2主存储器例3：用Intel2114芯片，组成4096*4的存储器。解：系统地址线：12条，数据线4条芯片地址线：10条，数据线4条第40页，共164页，2023年，2月20日，星期四§2.2主存储器I/O1

…..

I/O4WE2114CSA0

….A9

I/O1

…..

I/O4WE2114CSA0

….A9

I/O1

…..

I/O4WE2114CSA0

….A9

I/O1

…..

I/O4WE2114CSA0

….A9

CPU

A0A9D0-D3A10A11第41页，共164页，2023年，2月20日，星期四§2.2主存储器A11A10A9A8A7A6A5A4A3A2A1A0

000…0001…1010…0011…1100…0101…1110…0111…1

000-----3FF1K400-----7FF1K800-----BFF1KC00-----FFF1K第42页，共164页，2023年，2月20日，星期四§2.2主存储器例4.用16K×8位的芯片采用字扩展法组成64K×8位的存储器连接图。图中4个芯片的数据端与数据总线D0—D7相连，地址总线低位地址A0—A13与各芯片的14位地址端相连，而两位高位地址A14，A15经译码器和4个片选端相连。第43页，共164页，2023年，2月20日，星期四§2.2主存储器第44页，共164页，2023年，2月20日，星期四§2.2主存储器字位同时扩展一个存储器的容量假定为Ｍ×Ｎ位，若使用l×k位的芯片（l＜Ｍ,k＜Ｎ）需要在字向和位向同时进行扩展。此时共需要（Ｍ／l）×（Ｎ／k）个存储器芯片。其中，Ｍ／l表示把Ｍ×Ｎ的空间分成（Ｍ／l）个部分（称为页或区），每页（Ｎ／k）个芯片。地址分配：①用log2l位表示低位地址：用来选择访问页内的l个字②用log2（Ｍ／l）位表示高位地址：用来经片选译码器产生片选信号。第45页，共164页，2023年，2月20日，星期四§2.2主存储器例5.假设用16K*1的存储芯片组成64K*16的存储器。解：所需的芯片数为系统的地址线：16条，A0－A15系统的数据线：16条，D0－D15芯片的地址线：14条，A0－A13芯片的数据线：1条，D0第46页，共164页，2023年，2月20日，星期四§2.2主存储器A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

000…0001…1010…0011…1100…0101…1110…0111…1

0000-----3FFF4000-----7FFF8000-----BFFFC000-----FFFF第47页，共164页，2023年，2月20日，星期四§2.2主存储器D0D1D15A0-A13A14A15第48页，共164页，2023年，2月20日，星期四§2.2主存储器例6用Intel2114芯片1K*4构成4K*8的存储系统。

第49页，共164页，2023年，2月20日，星期四§2.2主存储器第50页，共164页，2023年，2月20日，星期四§2.2主存储器四、动态存储器的组成四管动态存储器单管动态存储器第51页，共164页，2023年，2月20日，星期四§2.2主存储器四管动态存储元在六管静态存储元电路中，信息暂存于T1，T2管的栅极，这是因为管子总是存在着一定的电容。负载管T3，T4是为了给这些存储电荷补充电荷用的。由于MOS的栅极电阻很高，故泄漏电流很小，在一定的时间内这些信息电荷可以维持住。为了减少管子以提高集成度，把负载管T3，T4去掉，这样变成了四管的动态存储电路。

第52页，共164页，2023年，2月20日，星期四§2.2主存储器单管动态存储元它由一个管子T1和一个电容C构成，写入时，字选择线为“1”，T1管导通，定入信息由位线（数据线）存入电荷C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。第53页，共164页，2023年，2月20日，星期四§2.2主存储器动态存储器的操作写入操作读出操作刷新操作第54页，共164页，2023年，2月20日，星期四§2.2主存储器动态RAM的存储元件依靠电容上的电荷表示所存储的数据信息，而电容的绝缘电阻不可能无限大，因此漏电不可避免。每隔一定的时间就对存储体中全部的存储电进行充电，以补充所消失的电荷，维持原存信息不变，这个过程称为“刷新”。第55页，共164页，2023年，2月20日，星期四§2.2主存储器刷新的时间间隔取决与存储电容上的电荷释放速度。设电容为C，电压为u，电荷Q=Cu,则泄放电流为：泄放时间为：如果取C=0.2pF,△u=1V,I=0.1nA,则:△t=2MS第56页，共164页，2023年，2月20日，星期四§2.2主存储器DRAM的刷新集中式刷新分散式刷新异步式刷新第57页，共164页，2023年，2月20日，星期四§2.2主存储器集中式刷新在整个的2MS的时间内集中对每一行进行刷新,刷新时读/泄操作停止.每行的刷新一般与一次的读/写周期相等.01238703871387238733999第58页，共164页，2023年，2月20日，星期四§2.2主存储器例如:对128*128矩阵存储器进行刷新时,刷新的时间相当于128个读周期,假如读写周期为0.5us,刷新周期为2ms,那么共有2ms/0.5us=4000个周期.其中4000-128=3872个周期用来读写或维持,然后用128个周期,相当于128*0.5=64us用来刷新操作.由于在这64us中不进行读写操作,故称其为死时间.第59页，共164页，2023年，2月20日，星期四§2.2主存储器分散式刷新方式是把每行存储元件的刷新分散安排在各个读写周期内即把读写周期分为两段,前段表示读写,后段表示刷新时间.例如:对128*128的存储器,假如存储器的读写周期为0.5us,那么刷新的时间也为0.5us,则整个存储系统周期为1us.只需128us就能对全部的存储单元刷新一遍.第60页，共164页，2023年，2月20日，星期四§2.2主存储器R/WREFR/WREFR/WREFR/WREF128us第61页，共164页，2023年，2月20日，星期四§2.2主存储器异步刷新方式:将集中式和分散式结合起来,即在2ms内分散地把128行刷新一遍.2ms/128=15.5usR/WR/WR/WR/WR/WREFR/WREF15.5uS15.5uS第62页，共164页，2023年，2月20日，星期四§2.3只读存储器和闪速存储器一、只读存储器的分类掩摸式只读存储器一次编程只读存储器（PROM）反复擦除编程只读存储器（EPROM，E2PROM）第63页，共164页，2023年，2月20日，星期四§2.3只读存储器和闪速存储器例：CPU的地址总线16根，双向数据总线8根，控制总线中与主存有关的信号MERQ，R/W。主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成，8192—32767为用户程序区，最后2K地址空间为系统工作区。现有芯片：EPROM8K*8SRAM16K*1，2K*8，4K*8，8K*8第64页，共164页，2023年，2月20日，星期四§2.3只读存储器和闪速存储器解：主存地址空间分布如图所示。8K（EPROM）24K（SRAM）30K（空）2K（SRAM）081918192327676348765535第65页，共164页，2023年，2月20日，星期四§2.3只读存储器和闪速存储器根据条件选用ROM：8k*8位，1片RAM：8K*8，3片，2K*81片第66页，共164页，2023年，2月20日，星期四§2.3只读存储器和闪速存储器D7D0EPROMA0A12D7D0SRAMA0A12D7D0SRAMA0A12D7D0SRAMA0A12D7D0SRAMA0A10CPUD0D7R/WA0A10A11A12A13A14A15MREQY0Y1Y2Y3Y4Y5Y6Y774LS138ABC第67页，共164页，2023年，2月20日，星期四§2.3只读存储器和闪速存储器闪速存储器：是一种高密度的、非易失性的读写半导体存储器。特点：固有的非易失性.廉价的高密度可直接执行固态性能

第68页，共164页，2023年，2月20日，星期四§2.3只读存储器和闪速存储器闪速存储器的工作原理闪速存储器的工作模式闪速存储器与CPU的连接第69页，共164页，2023年，2月20日，星期四§2.3高速存储器双端口存储器多模块交叉存储器相联存储器第70页，共164页，2023年，2月20日，星期四§2.3高速存储器所谓双口存储器就是一个存储器可以从两个不同的访问口存储和返回信息。两个口的操作是独立的。

第71页，共164页，2023年，2月20日，星期四§2.3高速存储器存储器的模块化组织顺序方式交叉方式第72页，共164页，2023年，2月20日，星期四§2.3高速存储器顺序方式：在顺序方式中某个模块进行存取时，其他模块可以照常工作。另外通过增添模块来扩充存储器也比较方便。但顺序方式的缺点是各模块一个接一个串行工作，因此存储器的带宽受到了限制。第73页，共164页，2023年，2月20日，星期四§2.3高速存储器设存储容量为32字，分成M0---M3四个模块，每个模块存储8个字，访问地址按顺序分配给一个模块后，接着又按顺序为下一贯饿模块分配访问地址。这样，存储器的32个字可由5位地址寄存器指示，其中，高2位选择4个模块中的一个，低3位选择每个模块中的8个字。第74页，共164页，2023年，2月20日，星期四§2.3高速存储器模块字012345678910111213141516171819202122232425262728293031第75页，共164页，2023年，2月20日，星期四§2.3高速存储器

交叉方式：用地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。这样，连续地址分布在相邻的不同模块中，而同一模块内的地址都是不连续的。因此，对连续字的成块传送，交叉方式的存储器可以实现多模块流水式并行存取，大大提高存储器的带宽。第76页，共164页，2023年，2月20日，星期四§2.3高速存储器

存储容量是32个字，分成4个模块，每个模块8个字，当存储器寻址时，用地址寄存器的低2位选择4个模块中的一个，而用高3位选择模块中的8个字。第77页，共164页，2023年，2月20日，星期四§2.3高速存储器字模块048121620242815913172125292610141822263037111519232731第78页，共164页，2023年，2月20日，星期四§2.3高速存储器多模块交叉存储器的基本结构CPU存储器控制部件M0M1M2M3第79页，共164页，2023年，2月20日，星期四§2.3高速存储器相联存储器：是按内容访问存储器。相联存储器的基本原理是把存储单元所存内容的某一部分作为检索项（即关键字项），去检索存储器，并将存储器中该检索项符合的存储单元内容进行读出或写入。采用相联存储器可以极大地简化查找的形式和改进查找时间。

第80页，共164页，2023年，2月20日，星期四§2.3高速存储器相联存储器的组成检索寄存器屏蔽寄存器符合寄存器比较线路代码寄存器存储体检索寄存器屏蔽寄存器比较线路存储器译码选择电路代码寄存器第81页，共164页，2023年，2月20日，星期四§2.3Cache存储器一、CACHE的功能CACHE是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。访问局部性原理：在程序执行过程中，处理器访问存储器中的指令和数据倾向于成块进行。程序通常包含许多迭代循环和子程序，一旦进入了一个循环或子程序，则需要重复访问一小组指令，同样，对于表和数组的操作，包含存取一块块的数据字。在一长段时间内，使用的块是变化的，而在一个小段时间内，处理器主要访问存储器中的固定块。

第82页，共164页，2023年，2月20日，星期四§2.3Cache存储器二、基本原理小容量快速存储器位于CPU和内存之间可以在放在CPU内部，也可作为单独的模块第83页，共164页，2023年，2月20日，星期四§2.3Cache存储器ProcessorCacheSystemBusAddressBufferAddressControlControlDataDataBufferTypicalCacheOrganization第84页，共164页，2023年，2月20日，星期四§2.3Cache存储器使用高速缓冲存储器的目的是允许存储访问操作在一个时钟周期内完成，没有等待状态。第85页，共164页，2023年，2月20日，星期四§2.3Cache存储器在高速缓冲存储器系统中，存储器管理的单位是一页，一页由几个连续的存储字组成。在现代计算机中以页为单位在主存与Cache之间传送。在逻辑存储器空间内，一个可以由它的页和在该页号内的偏移来说明，这两项的结合就是字的地址。

第86页，共164页，2023年，2月20日，星期四§2.3Cache存储器第87页，共164页，2023年，2月20日，星期四§2.3Cache存储器LRU管理逻辑相联存储器CPU主存CPU与Cache之间的数据交换是以块为单位的。当CPU读取主存中一个字时，便发出此字的内存地址到

CACHE和主存。此时CACHE控制逻辑依据地址判断此字当前是否在CACHE中，若是，为命中，此字立即传送给CPU；若非，为不命中则用主存读周期把此字从内存读出送到CPU，与此同时，把含由这个字的整个数据块从主存读出送到CACHE中。第88页，共164页，2023年，2月20日，星期四§2.3Cache存储器第89页，共164页，2023年，2月20日，星期四§2.3Cache存储器CACHE的命中率：在一个程序执行期间，设Nc表示完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率。则有：第90页，共164页，2023年，2月20日，星期四§2.3Cache存储器若tc表示命中时的CACHE访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则CACHE/主存系统的平均访问时间ta为：

ta=htc+(1-h)tm第91页，共164页，2023年，2月20日，星期四§2.3Cache存储器设表示主存慢于CACHE的倍率，表示访问效率，则有：第92页，共164页，2023年，2月20日，星期四§2.3Cache存储器三、主存与CACHE的地址映射直接映射方式相联映射方式组相联映射方式第93页，共164页，2023年，2月20日，星期四§2.3Cache存储器直接映象在直接映象Cache中，地址被划分未标志、页号和偏移量。页号用于确定数据地址在Cache存储器中的物理位置。

第94页，共164页，2023年，2月20日，星期四§2.3Cache存储器直接映象方式：根据Cache的大小把主存分成若干个区，因此主存容量是Cache容量的若干倍。i=jmodm（a）直接映象024631570246315781012141191315块号块号Cache主存第95页，共164页，2023年，2月20日，星期四§2.3Cache存储器全相联映象方式：在全相联映象中，主存中任一个块能够映象到Cache中任意一个块的位置。第96页，共164页，2023年，2月20日，星期四§2.3Cache存储器（a）直接映象024631570246315781012141191315块号块号Cache主存第97页，共164页，2023年，2月20日，星期四§2.3Cache存储器组相联映象提供了在性能和价格之间的一种良好平衡。组相联映象是直接映象和相联映象的结合。组内是全相联映象，组间是直接映象。第98页，共164页，2023年，2月20日，星期四§2.3Cache存储器组相联映射方式（c）组相联映象块号块号Cache主存02463157第0组第1组第2组第3组0246315781012141191315第99页，共164页，2023年，2月20日，星期四§2.3Cache存储器

Cache读当Cache不命中时，需要从主存中读出所需要的数据。Cache写在Cache存储器与主存储器只能关键保持一致是很重要的。一种方法是只写Cache，在页替换时再传送给主存。另一种方法是只要对缓存写操作，就要同时写至主存中。第100页，共164页，2023年，2月20日，星期四§2.3Cache存储器四、读写操作写策略写回法全写法写一次法写失效（按写分配法、不按写分配法）第101页，共164页，2023年，2月20日，星期四§2.3Cache存储器写回法：当CPU写CACHE命中时，只修改CACHE的内容，而不立即写入主存。只有当此行被换出时才写回主存。如果CPU写CACHE未命中，为了包含欲写字的主存块在CACHE分配一行，将此块整个拷贝到CACHE后对其进行修改。第102页，共164页，2023年，2月20日，星期四§2.3Cache存储器全写法：当写CACHE命中时，CACHE与主存同时发生写修改，因而较好地维护了CACHE和主存内容的一致性。当写CACHE未命中时，只能直接项主存进行写入。第103页，共164页，2023年，2月20日，星期四§2.3Cache存储器写一次法：写命中与写未命中的处理方法与写回法基本相同，指示第一次写命中时同时要写入主存。第104页，共164页，2023年，2月20日，星期四§2.3Cache存储器五、替换策略随机法FIFOLRULFU第105页，共164页，2023年，2月20日，星期四§2.3Cache存储器查找方法主存块地址

tagindex第0路第1路第2路第3路＝？＝？＝？＝？目录表（标识存储器）是否否否否是是是第106页，共164页，2023年，2月20日，星期四§2.3Cache存储器六、有关Cache存储器的有关课件存储器访问局部性演示映象规则演示查找算法演示替换算法演示写策略演示第107页，共164页，2023年，2月20日，星期四§2.4虚拟存储器一、基本概念什么是虚拟存储器？虚拟存储器是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。虚拟存储器指的是主存——外存层次。它以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。第108页，共164页，2023年，2月20日，星期四§2.4虚拟存储器虚拟地址（虚地址）虚拟地址空间物理地址物理地址空间第109页，共164页，2023年，2月20日，星期四§2.4虚拟存储器CACHE和虚拟存储器都基于程序局部性原理：把程序中最近常用的部分主流在高速的存储器中。一旦这部分变得不常用了，把他们送回到低速的存储器中。这种换入换出是由硬件或操作系统完成的，对用户是透明的。力图使存储系统的性能接近高速存储器，价格接近低速存储器。第110页，共164页，2023年，2月20日，星期四§2.4虚拟存储器二、页式虚拟存储器页式管理：该系统传送的基本信息单位式定长的页。大多数虚拟存储器使用固定大小的页作为信息传送的单位。页的大小为磁盘扇区的整倍数。第111页，共164页，2023年，2月20日，星期四§2.4虚拟存储器逻辑页：在页式虚拟存储系统中，把虚拟空间分成页，称为逻辑页；物理页：主存空间也分成同样大小的页，称为物理页。假设逻辑页号为0，1，2，…，m,物理页号为0，1，…，n，显然有m>n，由于页的大小都取2的整数幂个字，所以，页的起点都落在低位字段为零的地址上。虚存地址分为两个字段：高位字段为逻辑页号，低位字段为页内行地址。实存地址也分两个字段：高位字段为物理页号，低位字段为页内行地址。由于两者的页面大小一样，所以页内行地址是相等的。

第112页，共164页，2023年，2月20日，星期四§2.4虚拟存储器页面基地址逻辑页号页内行地址物理页号页内行地址页表基址寄存器虚存地址实存地址+页表（在主存中）控制位主存页面号第113页，共164页，2023年，2月20日，星期四§2.4虚拟存储器三、段式虚拟存储器在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异，虚拟地址由段号和段内地址组成。

第114页，共164页，2023年，2月20日，星期四§2.4虚拟存储器为了把虚拟地址变换成实主存地址，需要一个段表，装入位为“1”表示该段已调入主存，为“0”则表示该段不在主存中；段的长度可大可小，所以，段表中需要有长度指示。在访问某段时，如果段内地址值超过段的长度，则发生地址越界中断。段表也是一个段，可以存在外存中，需要时再调入主存。但一般是驻留在主存中。

第115页，共164页，2023年，2月20日，星期四§2.4虚拟存储器段表基地址段号段内地址主存地址段表基址寄存器虚存地址实存地址+段表（在主存中）+段起址装入位段长段号第116页，共164页，2023年，2月20日，星期四§2.4虚拟存储器四、段页式虚拟存储器段页式虚拟存储器是段式虚似存储器和页式虚拟存储器的结合。在这种方式中，把程序按逻辑单位分段以后，再把每段分成固定大小的页。程序对主存的调入调出是按页面进行的，但它又可以按段实现共享和保护。因此，它可以兼取页式和段式系统的优点。它的缺点是在地址映象过程中需要多次查表。目前，大中型机一般都采用这种段页式存储管理方式。第117页，共164页，2023年，2月20日，星期四§2.4虚拟存储器今假设有三道程序（用户标志号为A，B，C），其基址寄存器内容分别为SA，SB，SC，逻辑地址到物理地址的转移过程见图5--7。在主存中，每道程序都有一张段表，A程序有4段，C程序有3段。每段应有一张页表，段表的每行就表示相应页表的起始位置，而页表内的每行即为相应的物理页号。地址转换过程如下：（1）根据基号C，执行SC（基址寄存器内容）加1（段号）操作，得到段表相应行地址，其内容为页表的起始地址b。（2）执行b（页表起始地址）+2（页号），得到物理页号的地址，其内容即为物理页号10。（3）物理页号与页内地址拼接即得物理地址。第118页，共164页，2023年，2月20日，星期四§2.4虚拟存储器C12dSASBSCABC10d128710124++基址寄存器程序A段表程序C段表SA+0SB+1SA+2SA+3SC+0SC+1SC+2A+0A+1B+0B+1B+2C+0C+1逻辑地址物理地址基号段号页号页内地址物理页号第119页，共164页，2023年，2月20日，星期四§2.4虚拟存储器请求分页进程在执行过程中并不要求所有页均在存储器中仅仅当需要的时候才将页面调入页面失效需要的页面不在存储器中操作系统必须通过交换操作调入需要的页面页面调度方法的有效性问题（“抖动”）第120页，共164页，2023年，2月20日，星期四§2.4虚拟存储器第121页，共164页，2023年，2月20日，星期四§2.4虚拟存储器TLB仅仅采用页表结构需要访问两次存储器存储访问的局部性原理的应用工作原理（PP.257）与Cache之间的协同工作虚拟存储器工作过程的演示第122页，共164页，2023年，2月20日，星期四§2.4虚拟存储器分段不同的段被分别分配程序和数据各种类型的程序有许多的数据段和代码段分段的优点简化了对数据结构的处理提高了代码的可重用性代码和数据共享有效的代码和数据保护第123页，共164页，2023年，2月20日，星期四§2.5辅助存储器辅助存储器用于存放当前不需要立即使用的信息，一旦需要，则与主存成批地交换数据，它作为主存的后备和补充，是主机的外部设备。辅助存储器的特点是容量大、成本底、通常在断电后仍然保存信息。

第124页，共164页，2023年，2月20日，星期四§2.5辅助存储器一、辅助存储器的种类磁表面存储器磁盘磁带光存储器光盘第125页，共164页，2023年，2月20日，星期四§2.5辅助存储器二、磁盘存储器第126页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁盘由一组绕轴旋转的盘片组成，盘片的数量为1~20片。第127页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁盘系统的转速一般在每分钟3600转到12000转之间，即3600rpm~12000rpm。第128页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁道（每一个盘片有500~2500条磁道）。扇区，所有磁道具有相同数目的扇区。第129页，共164页，2023年，2月20日，星期四§2.5辅助存储器硬磁盘存储器的分类：固定磁头固定盘片的磁盘存储器固定磁头可换盘片的磁盘存储器可移动磁盘固定盘片的磁盘存储器可移动磁头可换盘片的磁盘存储器温彻斯特磁盘存储器第130页，共164页，2023年，2月20日，星期四§2.5辅助存储器第131页，共164页，2023年，2月20日，星期四§2.5辅助存储器辅助存储器的技术指标存储密度存储容量寻址时间数据传输率误码率价格第132页，共164页，2023年，2月20日，星期四§2.5辅助存储器存储密度：单位长度或单位面积的磁层表面所能存储的二进制信息量。可用道密度和位密度来表示。磁道的单位长度所能记录二进制信息的位数为位密度或线密度。第133页，共164页，2023年，2月20日，星期四§2.5辅助存储器存储容量：磁盘的存储容量是指所能存储的二进制信息总量。一般用字节表示。磁盘存储器含有格式化和非格式化容量两个指标。格式化容量按某种特定的记录格式所能存储信息的总量。非格式化量指磁记录表面全部可利用的磁化单元总数。一般格式化容量相当于非格式化容量的70%。第134页，共164页，2023年，2月20日，星期四§2.5辅助存储器寻址时间：包括两部分：一是找道时间；二是等待时间。找道时间：磁头寻找目标磁道所需要的时间。等待时间：磁头从目的道等待需要访问的扇区恰好旋转到它的正下方所经历的时间。第135页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁盘访问时间=？第136页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁盘访问时间=寻道时间+？第137页，共164页，2023年，2月20日，星期四§2.5辅助存储器所需扇区转到磁头之下所需要的时间称为旋转时间。平均延迟是磁盘转半圈的时间，所以对大部分磁盘的平均旋转时间TAR为：第138页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁盘访问时间=寻道时间+旋转时间+？第139页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁盘访问时间=寻道时间+旋转时间+传输时间+？第140页，共164页，2023年，2月20日，星期四§2.5辅助存储器磁盘访问时间=寻道时间+旋转时间+传输时间++控制器时间第141页，共164页，2023年，2月20日，星期四§2.5辅助存储器数据传输率：磁盘存储器在单位时间内向主机传送数据的字节数，称为数据传输率。第142页，共164页，2023年，2月20日，星期四§2.5辅助存储器例题：磁盘组有6片磁盘，每片有两个记录面，最上最下两个面不用，存储区域内径22cm，外径33cm，道密度为40道/cm，内层位密度400位/cm，转速2400转/分。问：共有多少个柱面？盘组总存储容量是多少？数据传输率是多少？采用定长数据块记录格式，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上？第143页，共164页，2023年，2月20日，星期四§2.5辅助存储器解：有效存储区域=16.5-11=5.5(cm)∵道密度=40道/cm∴40*5.5=220道即220个柱面.内层磁道周长==2*3.14*11=69.08(cm)

每道信息量=400位/cm*69.08=27632=3454位每面信息量=3454B*220=759880B

盘组总容量=759880*10=7598800B磁盘数据传输率Dr=rN=2400/60*3454=13816B/s台号柱面(磁道)号盘面(磁头)号扇区号161514