数字电路与逻辑设计课件第4章_第1页
数字电路与逻辑设计课件第4章_第2页
数字电路与逻辑设计课件第4章_第3页
数字电路与逻辑设计课件第4章_第4页
数字电路与逻辑设计课件第4章_第5页
已阅读5页,还剩66页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

本章要求:1.熟练掌握各种触发器组合的分析,并能画波形图。2.理解状态转移真值表、次态卡诺图、状态转移图。3.掌握基本RS触发器、维持阻塞D触发器、边沿JK触发器的工作原理。第4章基本时序电路—集成触发器4.

理解RS,D,JK之间的相互转化。5.了解主从触发器的一次翻转现象。能绘制波形图。

4.1基本RS触发器4.1.1电路结构和工作原理

实际的RS触发器 当输入信号RD、SD不变化(即RDSD=11)时,该触发器必定处于某一状态保持不变,所以它是具有存储数字信息的功能。

无论RD或SD都遵从“直线置一;斜线置0”的信号流向。

在某一时刻当输入信号变化时,时序电路可能从一个稳定状态转换到另一个稳定状态。我们把某时刻输入信号作用前的状态称为时序电路的现在状态(简称现态),用Qn和Qn)表示;把在输入信号作用后的状态称为时序电路下一状态(简称次态),用Qn+1和Qn+1表示。

4.1.2时序电路的功能描述方法

1.状态转移真值表(状态表)

将时序电路的次态Qn+1与现态Qn、输入信号之间的逻辑关系用表格形式表示出来,这种表格就称为状态转移真值表,简称状态表。触发器的次态Qn+1不仅与输入信号有关,还与它的现态Qn有关。由状态表得到的K图称次态K图。

表4–1基本RS触发器状态表

图4–2次态卡诺图n或非门组成的基本RS触发器

2.特征方程(状态方程)

描述时序电路逻辑功能的函数表达式称为特征方程或状态方程。对图5-2次态卡诺图化简,可以求得由或非门组成的基本RS触发器的特征方程为

(约束条件)

3.状态转移图(状态图)与激励表

状态转移图是描述时序电路的状态转移规律的图形。

状态转移图是在软件开发领域内通常被称作有限状态机(FiniteStateMachine),是一种应用非常广泛的软件设计模式(DesignPattern)。

有限状态机描述对象在它的生命周期内所经历的状态序列,以及如何响应来自外界的各种事件。

RPG城门状态机4.波形图(timingdiagrams)

工作波形图又称时序图,它反映了时序电路的输出状态随时间和输入信号变化的规律。tt1t2t3t5t6t7t8t94.2时钟控制的触发器4.2.1钟控RS触发器 在时序电路中,要求触发器在时钟脉冲CP的作用下工作。当CP=0时,无论R,S取值为多少,触发器状态维持不变。当CP=1时,实现基本RS触发器的功能。图5–6钟控RS触发器的波形图R、S高电平有效4.2.2钟控D触发器

钟控D触发器在时钟作用下,其次态Qn+1始终和D输入一致,因此常把它称为数据锁存器或延迟(Delay)触发器。特征方程为Qn+1=D(CP有效)

图4-3D触发器状态图

4.2.3钟控T触发器

钟控T触发器的工作特点是:在T=1时,触发器在时钟脉冲CP的作用下,每来一个脉冲输出的状态翻转一次;在T=0时,状态不变。钟控T触发器的特征方程为

4.2.4钟控J-K触发器

为了避免RS触发器两输入端电平不能同时有效的弊端,引入钟控J-K触发器。钟控J-K触发器的状态方程为:

同时具备以下条件的触发器称为边沿触发方式触发器(简称边沿触发器):①触发器仅在CP上升沿(risingedge)或下降沿(fallingedge)到来时状态才可以发生变化。②在CP=0或CP=1期间,输入信号变化不会引起触发器输出状态变化。边沿触发方式的触发器有两种常用类型:一种是维持—阻塞D触发器;另一种是边沿JK触发器。4.3边沿触发器

1.边沿JK触发器边沿JK触发器的工作特性与JK触发器相同,但在CP边沿输出状态才可能发生改变。图中为复位、置1端,工作不受CP控制,因此称为异步置0、置1端。

下降沿JK触发器34 下降沿JK触发器的状态方程 在CP=1时经过2tpd,

才能建立。因此tCPH≥2tpd。

在CP=0持续期tCPL内一定要保证基本RS触发器能可靠翻转,因此tCPL≥2tpd。触发器最高工作频率为下降沿JK触发器最高工作频率边沿JK触发器的波形图

4321

2.维持—阻塞式D触发器

1)电路工作原理维持—阻塞式D触发器如图所示。图中为复位、置1端,工作不受CP控制,因此 也称异步置0、置1端。维持—阻塞式D触发器的状态方程为

当CP由0变为1时,触发器的输出状态由CP变化前瞬间的输入信号D来决定。

2)脉冲工作特性由于输入信号通过触发器需要一定的延时才能作用于输出端,相邻两个有效沿的时间要大于延时时间才能保证前一个有效沿处的输入信号对触发器有作用。3)维持—阻塞式D触发器波形图

6543211D触发器:输出为有效沿到达之前输入的状态。2JK触发器:输出根据有效沿到达之前输入的状态而定:

J=K=1翻转。

J=1,K=0输出为一。

J=0,K=1输出为0。

J=K=0,输出保持不变。3RS触发器:S端置一,R端置0。4T’触发器可由D、JK构成,是二进制计数器(二分频)。5RS,JK,D触发器的稳定工作状态有2个。三种触发器的基本工作特点:

如果使J=K则JK触发器构成T触发器。如果使T始终为1称之为T’触发器,T’触发器可以实现CP信号的二分频。

CPTQn+1T’触发器课后的任务:绘出P125图4-5、P135图4-22、P137图4-25的波形图。

时序图的画法一般按以下步骤进行:①首先确定输入信号的逻辑表达式。②确定CP的有效作用沿。对多个触发器,各自的CP的有效作用沿可能不同。4.4触发器时序图的综合分析 ③异步直接置0、置1端(RD、SD)的操作不受时钟CP的控制,应先画出有异步置位信号作用时的波形,该波形从异步置位信号作用时算起,一直到异步置位信号作用完后下一个CP有效沿到来之前。④每个时钟脉冲作用沿来到后,根据触发器的状态方程确定其次态。在两个CP有效沿之间,输出状态不变化。除非遇到异步控制信号。对于周期性波形,只需要画出一次完整周期,其余的可以复制。触发器逻辑功能的转换JK触发器转换为RS触发器的过程。RS为约束项所以

例4-1边沿JK触发器和维持—阻塞式D触发器分别如图(a)、(b)所示,其输入波形见(c),试分别画出Q1、Q2端的波形。设电路初态均为0。CPABQ1Q2

例4-2边沿触发器组成的电路分别如图(a)、(b)所示,其输入波形见图(c),试分别画出Q1、Q2端的波形。设电路初态均为0。a)b)

CPAQ1例4-3画出由边沿触发器构成的电路的输出Q1、Q2的波形,设Q1、Q2的初始状态都为0。12状态转移图例4画出波形。Q1Q2V例4-5画出Q1,Q2波形。12例4-6下图所示电路中触发器均为边沿触发器,试画出触发器的输出Q1Q2在时钟脉冲CP的作用下的输出波形。(设初始状态Q1Q2=0) 本题的难点在于判断CP的有效沿。属于有效沿变化的触发器电路波形分析。下列触发器没有约束条件的是:A基本RS触发器B基本RS触发器C基本RS触发器D基本RS触发器补充主从触发器的一次翻转主从触发器图5-15主从JK触发器主从JK触发器工作特点:

当CP=1时,CP=0,从触发器被封锁,输出状态不变化。主触发器状态随J,K信号变化。

当CP=0时,CP=1,主触发器被封锁,输入J、K的变化不会引起主触发器状态变化;从触发器按照主触发器的状态(即CP下降沿前一瞬间的状态)变化。

2.主从J

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论