Xilinx内嵌快存储器的使用

/Xilinx公司提供了大量的存储器资源，包括了内嵌的块存储器、分布式存储器以及16位的移位寄存器.利用这些资源可以生成深度、位宽可配置的RAM、ROＭ、FIFＯ以及移位寄存器等存储逻辑。其中,块存储器是硬件存储器,不占用任何逻辑资源，其余两类都是Xilinx专有的存储结构,由FPGA芯片的查找表和触发器资源构建的,每个查找表可构成1６1位的分布式存储器或移位寄存器。一般来讲，块存储器是宝贵的资源,通常用于大数据量的应用场合，而其余两类用于小数据量环境。１.块存储器的组成和功能介绍在XilｉｎｘFPGA中，块ＲAM是按照列来排列的,这样保证了每个CＬB单元周围都有比较接近的块RＡM用于存储和交换数据。与块RAＭ接近的是硬核乘加单元，这样不仅有利于提高乘法的运算速度,还能形成微处理器的雏形，在数字信号处理领域非常实用.例如,在Spartan3E系列芯片中，块RAM分布于整个芯片的边缘，其外部一般有两列CLＢ，如图4—120所示，可直接对输入数据进行大规模缓存以及数据同步操作，便于实现各种逻辑操作。图4-1２0Sｐartaｎ3Ｅ系统芯片中块RＡM的分布图块RAM几乎是ＦＰGA器件中除了逻辑资源之外用得最多的功能块，Xilｉnx的主流ＦＰGＡ芯片内部都集成了数量不等的块RAM硬核资源，速度可以达到数百兆赫兹，不会占用额外的CLＢ资源,而且可以在IＳE环境的IP核生成器中灵活地对RAM进行配置，构成单端口RAM、简单双口ＲAＭ、真正双口RＡＭ、ROM（在RＡM中存入初值）和ＦIＦO等应用模式,如图４—１2１所示.同时,还可以将多个块RＡＭ通过同步端口连接起来构成容量更大的块RＡM。图4－12１块RＡＭ组合操作示意图1)单端口RAM模式单端口ＲAＭ的模型如图4－12２所示，只有一个时钟源CLK,WE为写使能信号，EＮ为单口ＲAM使能信号，SSR为清零信号，ADＤR为地址信号，DI和DＯ分别为写入和读出数据信号。图4－1２2Xilｉｎｘ单端块RAM的示意模型单端口ＲAM模式支持非同时的读写操作.同时每个块RAM可以被分为两部分，分别实现两个独立的单端口RAM.需要注意的是，当要实现两个独立的单端口RAＭ模块时，首先要保证每个模块所占用的存储空间小于块RAＭ存储空间的1/2。在单端口RＡM配置中，输出只在ｒｅａd－during－write模式有效，即只有在写操作有效时，写入到RＡM的数据才能被读出。当输出寄存器被旁路时，新数据在其被写入时的时钟上升沿有效。2）简单的双端口RAＭ简单双端口RAM模型如图4-123所示，图中上边的端口只写，下边的端口只读，因此这种RAM也被称为伪双端口RＡM(PseｕdｏＤuaｌPｏrtRAＭ)。这种简单双端口RAＭ模式也支持同时的读写操作。图4—123Ｘilｉnx简单双端口块RAM的示意模型块RAＭ支持不同的端口宽度设置,允许读端口宽度与写端口宽度不同。这一特性有着广泛地应用,例如:不同总线宽度的并串转换器等。在简单双端口RAM模式中,块RAＭ具有一个写使能信号ｗｒen和一个读使能信号rｄeｎ，当ｒden为高电平时,读操作有效。当读使能信号无效时,当前数据被保存在输出端口。当读操作和写操作同时对同一个地址单元时，简单双口RＡM的输出或者是不确定值,或者是存储在此地址单元的原来的数据。3）真正双端口RＡM模式真正双端口RAM模型如图4-１2４所示，图中上边的端口A和下边的端口B都支持读写操作，WＥA、WEB信号为高时进行写操作,低为读操作.同时它支持两个端口读写操作的任何组合：两个同时读操作、两个端口同时写操作或者在两个不同的时钟下一个端口执行写操作，另一个端口执行读操作.图4—１２４Xilｉnx真正双端口块RAM的示意模型真正双端口RAM模式在很多应用中可以增加存储带宽。例如,在包含嵌入式处理器MiroBlazｅ和DMA控制器系统中，采用真正双端口RAM模式会很方便；相反，如果在这样的一个系统中，采用简单双端口RAM模式,当处理器和DＭA控制器同时访问RAM时，就会出现问题。真正双端口RＡM模式支持处理器和DMA控制器同时访问,这个特性避免了采用仲裁的麻烦,同时极大地提高了系统的带宽。一般来讲，在单个块RAＭ实现的真正双端口RAM模式中,能达到的最宽数据位为３6比特＊5１２，但可以采用级联多个块RＡM的方式实现更宽数据位的双端口RＡM.当两个端口同时向同一个地址单元写入数据时，写冲突将会发生，这样存入该地址单元的信息将是未知的。要实现有效地向同一个地址单元写入数据,A端口和Ｂ端口时钟上升沿的到来之间必须满足一个最小写周期时间间隔.因为在写时钟的下降沿，数据被写入块RＡM中,所以A端口时钟的上升沿要比B端口时钟的上升沿晚到来１/2个最小写时钟周期,如果不满足这个时间要求，则存入此地址单元的数据无效。4）ROM模式块RAM还可以配置成ROM，可以使用存储器初始化文件（。coe）对ＲOＭ进行初始化，在上电后使其内部的内容保持不变,即实现了ROＭ功能。5)FIFO模式FIFO即先入先出，其模型如图4－125所示。在ＦIＦＯ具体实现时，数据存储的部分是采用简单双端口模式操作的,一个端口只写数据而另一个端口只读数据,另外在RＡM(块RAM和分布式ＲＡＭ）周围加一些控制电路来输出指示信息。ＦＩFＯ最重要的特征是具备“满（FULＬ)"和“空（EMPTY)”的指示信号，当FUＬＬ信号有效时（一般为高电平),就不能再往FIFＯ中写入数据，否则会造成数据丢失；当ＥＭＰTY信号有效时（一般为高电平),就不能再从FIFＯ中读取数据,此时输出端口处于高阻态。图4－1２5XilinxFIＦO模块的示意模型2．块RAMIPCoｒe的使用块ＲAM已在本书第3章有过介绍,这里就不再赘述。3。ROＭ存储器ＩPCorｅ的使用对于ROＭ模块，主要是生成相应的。coe文件.下面以一个实例介绍如何借助MATLAB生成ROM的.cｏｅ文件。例4—8生成定点正余弦波形数值,形成．cｏｅ文件并加载到块ＲＯM中。整体过程主要分为下面的3步.首先,利用MATＬAB计算出正余弦波形的浮点值，并量化１6比特的定点波形数值：ﻫx=linsｐａce(0，6.28，102４）；//在区间[0,6.2８]之间等间隔地取10２4个点

y1=ｃos(ｘ);//计算相应的正余弦值ﻫy２=sｉｎ(x）;ﻫ/／由于正余弦波形的值在[0,１]之间,需要量化成1６比特，先将数值放大

y1＝ｙ1＊32678；

ｙ2＝y2*327６８;

//再将放大的浮点值量化，并写到存放在Ｃ盘的文本中ﻫfid=fｏpen('c:／ｃoｓ_ｃoe。txt’,＇wｔ'）;ﻫfprintf(fｉd，'%16．0f\n'，y1）；//在写文件的时候量化成1６比特

fclose(fid）ﻫｆiｄ=fｏpeｎ(’ｃ：/sin_cｏｅ。txt'，’ｗt’）；ﻫfｐrintf(fid，'％16。0ｆ\ｎ'，ｙ2）；ﻫfclosｅ(fiｄ）其次，生成coe文件。在Ｃ盘根目录下，将coｓ＿coe。txt和sin_coe。txt的后缀改成。coe,打开文件，把每一行之间的空格用文本的替换功能换成逗号“，"，并在最后一行添加一个分号“；”.最后在文件的最开始添加下面两行：

ｍｅｍoｒy＿initiａlizａｔiｏｎ_radｉx=10；

meｍoｒｙ＿ｉnｉtializatｉon_vector=

然后保存文件退出.最后,将cｏe文件加载到ＢLOＣKROM所生成的ROM中。新建一个BLＯCKRAM的IPcore,其位置为“Memorｉｅs＆ＳtｏrａgｅElemｅntsＲAMs＆ROMSBｌｏckMemｏryＧeneratorv2.4”,在第一页选择siｎglepo