D触发器原理-D触发器电路图

/边沿D触发器：负跳沿触发的主从触发器工作时,在正跳沿前加入输入信号。如果在ＣP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在ＣＰ触发沿来到前一瞬间加入输入信号。这样,输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持－阻塞边沿D触发器.ﻫ电路结构：该触发器由６个与非门组成,其中G1和G2构成基本RS触发器。ﻫ

D触发器工作原理:ＳD和RD接至基本ＲS触发器的输入端,分别是预置和清零端,低电平有效.当SＤ=0且ＲD=１时，不论输入端D为何种状态,都会使Ｑ=１，Q=0，即触发器置1;当SＤ=１且ＲＤ=0时，触发器的状态为0，ＳＤ和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下：

1.ＣＰ=０时，与非门G3和G４封锁，其输出Ｑ3=Q4=１，触发器的状态不变。同时，由于Q3至Ｑ5和Q4至Q6的反馈信号将这两个门打开,因此可接收输入信号D，Q5=D,Q6=Ｑ5=Ｄ。ﻫ2。当CP由0变１时触发器翻转。这时Ｇ3和G４打开，它们的输入Q3和Ｑ４的状态由G５和G6的输出状态决定。Q3=Q5=D，Q4=Q6＝D。由基本ＲＳ触发器的逻辑功能可知，Q=D。

3.触发器翻转后，在ＣP=１时输入信号被封锁.这是因为G３和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0,若Ｑ３为０，则经Ｇ3输出至G５输入的反馈线将Ｇ5封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。Q4为0时，将Ｇ3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线;Q４输出至G3输入的反馈线起到阻止触发器置0的作用,称为置０阻塞线。因此，该触发器常称为维持－阻塞触发器.总之,该触发器是在ＣＰ正跳沿前接受输入信号,正跳沿时触发翻转,正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。功能描述2。特征方程Ｑn+1＝D3状态转移图脉冲特性:

1．建立时间:由下图维持阻塞触发器的电路可见，CP信号是加到门Ｇ3和Ｇ4上的，因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。输入信号到达Ｄ端以后,要经过一级门电路的传输延迟时间G5的输出状态才能建立起来，而G6的输出状态需要经过两级门电路的传输延迟时间才能建立，因此D端的输入信号必须先于CＰ的上升沿到达,而且建立时间应满足：tsｅt≥2tpd。ﻫ2.保持时间：由下图可知，为实现边沿触发,应保证CP＝1期间门G6的输出状态不变，不受D端状态变化的影响.为此，在D=0的情况下，当CＰ上升沿到达以后还要等门G4输出的低电平返回到门G6的输入端以后，D端的低电平才允许改变.因此输入低电平信号的保持时间为tHＬ≥ｔpd.在D=1的情况下,由于ＣP上升沿到达后Ｇ3的输出将G４封锁，所以不要求输入信号继续保持不变，故输入高电平信号的保持时间tＨH=0。ﻫ3。传输延迟时间：由图工作波形图不难推算出，从CP上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间tPHL和由低电平变为高电平的传输延迟时间ｔPLH分别是:tPＨL=3tpdtPLH=２tｐｄﻫ

维持和阻塞Ｄ触发器的电路和动态波形4.最高时钟频率:为保证由门G１～G4组成的同步ＲS触发器能可靠地翻转，ＣP高电平的持续时间应大于tPHＬ,时钟信号高电平的宽度ｔWH应大于tPHL。而为了在下一个ＣP上升沿到达之前确保门Ｇ5和Ｇ6新的输出电平得以稳定地建立，CP低电平的持续时间不应小于门G4的传输延迟时间和ｔｓet之和，即时钟信号低电平的宽度tWＬ≥tset+ｔpd,因此得到：在实际集成触发器中，每个门传输时间是不同的,并且作了不同形式的简化，因此上面讨论的结果只是一些定性的物理概念。其真实参数由实验测定。

综上所述，对边沿Ｄ触发器归纳为以下几点：ﻫ1．边沿