第十六章 器件技术

第十六章器件技术第1页，共56页，2023年，2月20日，星期三目标通过本章的学习，将能够：1. 辨别出模拟和数字、有源和无源器件的不同。说明在无源器件中寄生结构的影响；2. 对PN结进行描述，讨论其重要性，并解释其反向偏压和正向偏压的不同；3. 描述双极技术特征和双极晶体管的功能，偏压、结构及应用；4. 描述CMOS技术的基本特征，包括场效应晶体管、偏压现象以及CMOS反相器5. 描述MOSFET增强型和耗尽型之间的区别；6. 描述寄生晶体管的影响和CMOS闩锁效应的本质；7. 列举一些集成电路产品，描述其各自的一些应用。第2页，共56页，2023年，2月20日，星期三引言用于微芯片的电子器件是在衬底上构建的。通用的微芯片器件包括电阻、电容、熔丝、二极管和晶体管。它们在衬底上的集成是集成电路芯片制造技术的基础。硅片上电子器件的形成方式被称为结构。半导体器件结构有成千上万钟。这里只能列举出其中的一部分。本章将讨论器件的实际形成，以了解它们在应用中是怎样发挥作用的。同时，本章还将对集成电路产品的不同分类进行回顾。第3页，共56页，2023年，2月20日，星期三印刷电路板上的元件第4页，共56页，2023年，2月20日，星期三电路类型模拟电路在电子技术中，模拟电路是指其电参数在一定电压、电流、功耗值范围内变化的一种电路。模拟电路可以设计成由直流（DC）、交流（AC）或者两者的混合，以及脉冲电流来作为工作电源。以模拟电路为工作原理的电子产品有：无线电发射器和接收器、声音的录制和回放装置等。然而输入输出信号的放大不能总是与预定的值相符。例如。用AM/FM收音机搜索电台时，不是所有无线信号都有相同的信号强渡。因此，音量的控制必须根据输入信号的强度作调整。第5页，共56页，2023年，2月20日，星期三数字电路

数字电路在两种性质不同的电平信号－－高电平和低电平下工作。逻辑高电平用二进制数字1表示，逻辑低电平用二进制0表示。数字电路与计算机和计算器等逻辑器件有关。其他数字逻辑器件包括：时钟、手柄式电脑游戏以及条形码阅读器。数字器件可用于测量并控制事件结果：要求既有开/关型命令，又能受模拟线性电路分立增量变化的控制。这也正是今天区别模拟器件和数字器件如此困难的原因所在。高低电平准确数值取决于特别的器件技术。下面是两个逻辑电平的例子：逻辑类型高电平＝1低电平＝0TTL5VDC0.0VDCCMOS3.5VDC0.0VDC第6页，共56页，2023年，2月20日，星期三无源元件结构在电路中电阻和电容都是无源元件。因为这些元件无论怎样和电源连接，它们都能传输电流。例如，一个电阻无论是与电源的正极还是负极连接，它都能传输同样的电流。集成电路电阻结构

集成电路中的电阻可以通过金属膜、掺杂的多晶硅，或者通过杂质扩散到衬底的特定区域产生。这些电阻是微结构，因此它们只占用衬底很小的区域。电阻和芯片电路的连接是通过与导电金属（如铝、钨等）形成接触实现的(见下图）。第7页，共56页，2023年，2月20日，星期三ExamplesofResistorStructuresinICsn-Substrate

Metalcontact

FilmtyperesistorSiO2,dielectricmaterial

Metalcontactn-p-DiffusedresistorSiO2,dielectricmaterialFigure3.1

第8页，共56页，2023年，2月20日，星期三寄生电阻结构寄生电阻是在集成电路元件设计中产生的多余电阻。它存在于器件结构中是因为器件的尺寸、形状、材料类型、掺杂种类以及掺杂数量。寄生电阻不是我们所需要的，因为它会降低集成电路器件的性能。下图表示了晶体管中寄生电阻的位置。寄生电阻是可积累的，这意味着一串电阻总的效应比单个电阻大。在集成电路器件中。这些寄生电阻的影响成为能否降低芯片上器件特征尺寸的关键因素。随着集成度的提高，电阻将会增加，是电性能总体下降。为此设计者可选用低电阻金属作为接触层和特别工艺设计以减小有源器件的体（bulk）电阻。第9页，共56页，2023年，2月20日，星期三CrossSectionofParasiticResistancesinaTransistorRECREBRBBRBCRCCRCBMetalcontactresistanceBulkresistancen+

n+p-

BaseEmitterCollectorp-SubstrateFigure3.2

第10页，共56页，2023年，2月20日，星期三集成电路电容结构大家知道，一个简单的电容器是由两个分立的导电层被介质（绝缘）材料隔离开而形成的。微芯片制造中介质材料通常是二氧化硅（SiO2）,平面型电容器的导电层可由金属薄层、掺杂的多晶硅，或者衬底的扩散区形成。通常衬底上的电容器由4钟基本工艺组成（见下图）。第11页，共56页，2023年，2月20日，星期三集成电路中电容结构示例SubstrateOxidedielectricMetalcontactsSubstrateDielectricmaterial(oxide)2nddopedpolylayerMetalcontactto1stpoly1stdopedpolylayerSubstrateMetalcontacttodiffusedregionDopedpolylayerp-DiffusedregionSubstrate1st,n+polyplate2nd,n+polyplateDielectricmaterial(oxide)Figure3.3

第12页，共56页，2023年，2月20日，星期三晶体管中寄生电容器示例nnnSDGp-SubstrateoxidedopedpolyFieldeffecttransistorBipolarjunctiontransistornpnCEBp-SubstrateFigure3.4

第13页，共56页，2023年，2月20日，星期三有源元件结构pn结二极管双极晶体管肖特基二极管双极集成电路技术CMOS集成电路技术增强型和耗尽型MOSFET第14页，共56页，2023年，2月20日，星期三p-SubstrateCathodeAnodepnjunctiondiodeMetalcontactHeavilydopedpregionHeavilydopednregionBasicSymbolandStructure

ofthepnJunctionDiodeFigure3.5

第15页，共56页，2023年，2月20日，星期三Open-CircuitConditionofapnJunctionDiode}p-typeSin-typeSiDepletionregionCathodeAnodeMetalcontactPotentialhill0BarriervoltageChargedistributionofbarriervoltageacrossapnJunction.Figure3.6

第16页，共56页，2023年，2月20日，星期三pn3VLampOpen-circuitcondition(highresistance)Reverse-BiasedPNJunctionDiodeFigure3.7

第17页，共56页，2023年，2月20日，星期三Forward-BiasedPNJunctionDiodepn3VHoleflowElectronflowLampFigure3.8

第18页，共56页，2023年，2月20日，星期三ForwardandReverseElectricalCharacteristicsofaSiliconDiode12010080604020.4.81.21.6+I-V+V-IBreakdownvoltageLeakagecurrentReversebiascurveForwardbiascurveJunctionvoltageFigure3.9

第19页，共56页，2023年，2月20日，星期三TwoTypesofBipolarTransistorsPhysicalstructurepnpEmitterCollectorBaseBCEpnptransistorSchematicsymbolPhysicalstructureBCEEmitterCollectorBasenpnnpntransistorSchematicsymbolFigure3.10

第20页，共56页，2023年，2月20日，星期三NPNTransistorBiasingCircuit

Lamp1.5VnpnS1BCE3VNonconductionmodeConductionmodeElectron flowe-e-h+1.5V

n

p

nS1BCE

3VLampFigure3.11

第21页，共56页，2023年，2月20日，星期三PNPtransistorbiasingcircuitNonconductionmode1.5VpnpS1BCE3VLampConductionmode

Holeflowh+e-1.5V

p

n

pS1BCE3Vh+LampFigure3.12

第22页，共56页，2023年，2月20日，星期三CrossSectionofanNPNBJTp-substraten+pn+MetalcontactCEBFigure3.13

第23页，共56页，2023年，2月20日，星期三肖特级二极管肖特级二极管是由金属和轻掺杂的n型半导体材料接触形成的（见下图）。这种形式器件的工作原理与普通二极管相似－－正偏时低电阻，反偏时高电阻。硅肖特级二极管的正向结电压降（0.3～0.5V），几乎是硅pn结二极管（0.6～0.8V）的一半。肖特级二极管的最大优势是其电导完全取决于电子，这使其从开到关的时间更快。肖特级二极管的发明使双极集成电路技术得以在21世纪继续应用。肖特级二极管的概念已用于高速和更高功效的双极集成电路的发展中。第24页，共56页，2023年，2月20日，星期三SchematicSymbolandStructuralCrossSectionoftheSchottkyDiodeSchottkycontactNormalohmiccontactAnodeCathoden-n+Figure3.14

第25页，共56页，2023年，2月20日，星期三双极逻辑的种类Table3.1

第26页，共56页，2023年，2月20日，星期三CMOSICTechnologyTheFieldEffectTransistorMOSFETsnMOSFETpMOSFETBiasingthenMOSFETBiasingthepMOSFETCMOSTechnologyBiCMOSTechnologyEnhancementandDepletion-Mode第27页，共56页，2023年，2月20日，星期三CMOS集成电路技术场效应晶体管（FET）场效应晶体管最早是为了解决能源消耗而提出的，诞生于20世纪70年代。后来发现FET是既节省能源又利于提高集成度的电子器件。尽管FET的早期实验应回到20世纪30年代，但第一批大量生产的场效应晶体管在60年代成为现实。从第一批改进的FET一直被使用。现在最流行的集成电路技术是COMS（互补型金属氧化物半导体）技术，它是围绕着FET设计和制造的发展而发展的。第28页，共56页，2023年，2月20日，星期三场效应晶体管的最大优势是它的低电压和低功耗。它的开启是输入电压加到栅上产生的电场的结果－－因此称为场效应晶体管。FET在线性/模拟电路中作为放大器以及在数字电路中作为开关元件使用。它的高输入阻抗和适中的放大特性使其成为一种卓越的器件被广泛应用。它的低功耗和可压缩性使其极适用于一直在缩小尺寸的ULSI工艺。FET有两种基本类型：结型（JFET）和金属－氧化物型（MOSFET）半导体。区别在于MOSFET作为场效应晶体管输入端的栅极由一层薄介质（SiO2）与其他两极绝缘。JFET的栅极实际上同晶体管其他电极形成物理的pn结。第29页，共56页，2023年，2月20日，星期三nMOSFET(n-channel)GateSourceDrainp-typesiliconsubstraten+n+SourceGateDrainSubstratepMOSFET(p-channel)SourceGateDrainp+p+n-typesiliconsubstrateSourceGateDrainSubstrateTwoTypesofMOSFETsFigure3.15

第30页，共56页，2023年，2月20日，星期三VDD=+3.0VOpengate(nocharge)Lamp(noconduction)SourceDrainp-typesiliconsubstraten+n+GateVGG=+0.7VS1BiasingCircuitforanNMOSTransistorFigure3.16

第31页，共56页，2023年，2月20日，星期三NMOSTransistorinConductionModeS1IDSVDD=+3.0VPositivechargeLampe-e-e-++++++++++++++++++SourceDrainp-typesiliconsubstrateGaten+n+HolesVGG=+0.7VFigure3.17

第32页，共56页，2023年，2月20日，星期三ExampleofCharacteristicsCurves

ofanN-channelMOSFETFigure3.18

6005004003002001000VGS=+5VVGS=+4VVGS=+3VVGS=+2VVGS=+1V0123456Drain-SourceVoltage,VDS(volts)DrainCurrent,IDS(ma)SaturationRegionLinearRegion第33页，共56页，2023年，2月20日，星期三VDD=-3.0VOpengate(nocharge)Lamp(noconduction)SourceGateDrainp+p+n-typesiliconsubstrateVGG=-0.7VS1BiasingCircuitforaP-ChannelMOSFETFigure3.19

第34页，共56页，2023年，2月20日，星期三IDSVDD=-3.0VLampe-e-e-GateSourceDrain------------------------n-typesiliconsubstrateElectronsp+p+NegativechargeVGG=-0.7VS1PMOSTransistorinConductionModeFigure3.20

第35页，共56页，2023年，2月20日，星期三COMS技术以MOSFET为基础的IC制造，多年来都集中在单一的n沟道MOSFET技术为基础的产品制造和开发上。尽管分立的pMOS晶体管在特定电子应用方面适合很多适用的功能，但是通常nMOS集成电路器件替代了pMOS技术。因此，nMOS成为绝大多数集成电路制造商的选择。COMS是在同一集成电路上nMOS和pMOS混合。功耗、设计等比缩放技术和制造工艺的改进相结合使CMOS技术在20世纪80年代就成了一种最普遍地器件技术。等比缩放用于描述综合尺寸和现有的IC工作电压的缩小过程。所有尺寸和电压都必须在通过设计模型应用时统一缩小，这些模型是IC设计者们在电路设计和版图设计阶段使用的。第36页，共56页，2023年，2月20日，星期三SGInputD+VDDDSGOutputpMOSFETnMOSFET-VSSCMOS反相器的电路图Figure3.21

第37页，共56页，2023年，2月20日，星期三CMOS反相器CMOS反相器电路的功效产生于输入信号为零的转换期。当输入信号为零时晶体管没有功耗。nMOS、TTL和ECL电路与CMOS的不同在于即使是没有输入信号，这些逻辑器件也会消耗功耗。这也是现在原意在诸如计算器、时钟、移动电话和笔记本电脑等便携式电子产品的制造中使用COMS集成电路技术的主要原因。简单CMOS反相器的物理结构如下面的顶视图和截面图所示。第38页，共56页，2023年，2月20日，星期三pMOSFETnMOSFET

-VSS+VDDSDDSGGn-typesiliconsubstratep-wellp+p+n+n+n-wellPolysiliconMetalTopViewofCMOSInverterFigure3.22

第39页，共56页，2023年，2月20日，星期三-VSS+VDDSDDSGGp+p+p-welln+n+n-typesiliconsubstraten+p+pMOSFETnMOSFETFieldoxideInterlayerOxideMetalCross-sectionofCMOSInverterFigure3.23

第40页，共56页，2023年，2月20日，星期三BiCOMSBiCOMS技术就是将CMOS和双极技术的优良性能集中在同一集成电路器件中。BiCOMS综合了COMS结构的低功耗、高集成度和TTL或ECL器件结构的高电流驱动能力。BiCOMS产品的应用能在所有需要复查高功耗负载的数字控制中。在这种情况下，数/模（D/A）转换器芯片可以用来提供用作电子机械设备的控制模拟驱动信号。在测试仪器端口，模/数（A/D）芯片可以用于测量模拟驱动信号的输出。下图表示了一个BiCOMS芯片用于使用仪器和控制应用的基本例子。BiCOMS芯片的其他应用包括汽车电子设备、航空航天、机器人技术和工业设备。第41页，共56页，2023年，2月20日，星期三BiCMOSChipsusedintheControlofaSimpleHeatingSystemmVMeasuredsignalCPUOutputInputBiCMOSBiCMOSDACADCDigitalsideSetpointFeedback0-5V0-5VAMPAMPDrivesignalAnalogsideHeatingelementProcesschamberTemperaturesensor+48VDCFigure3.24

第42页，共56页，2023年，2月20日，星期三CMOSsectionBipolarsectionINPUTOUTPUTQ1Q2Q3Q4SimpleBiCMOSInverterFigure3.25

第43页，共56页，2023年，2月20日，星期三ComparisonofEnhancementandDepletionModeMOSFETsGateSourceDrainp-typesiliconsubstraten+n+SourceGateDrainp+p+n-typesiliconsubstrateGateSourceDrainn-typesiliconsubstratep+p+p-typesiliconsubstrateGateSourceDrainn+n+p-typesiliconsubstrateFigure3.26

第44页，共56页，2023年，2月20日，星期三COMS器件的闩锁效应与寄生电阻和寄生电容一样，CMOS器件中的pn结也能产生寄生晶体管，下图说明了CMOS反相器中的寄生晶体管。互补晶体管(T1、T2)是在CMOS结构中MOSFET正常制作的结果。给定某一工作条件可能开启寄生晶体管，并且产生低电阻电流路径流过CMOS结构。晶体管被锁定，因而阻止了CMOS器件中对MOSFET的控制。闩锁现象是一个非常复查的概念。了解此概念有助于大家为阻止这种现象所采用的设计和制作步骤。第45页，共56页，2023年，2月20日，星期三T1T2RSn-typesubstrateVSSVDDSDDSGGp+p+p-welln+n+n+p+pMOSFETnMOSFETRWLatchupinCMOSDevicesFigure3.27

ParasiticJunctionTransistorswithinaCMOSStructure第46页，共56页，2023年，2月20日，星期三阻止闩锁效应的制作技术在晶体管之间制作隔离缓冲区；在衬底和CMOS结构之间设置外延层；用离子注入产生倒掺杂阱。第47页，共56页，2023年，2月20日，星期三IntegratedCircuitProductsLinearICProductsOperationalAmplifierVoltageRegulatorStepperMotorDriverDigitalICProductsVolatileMemoryRAMDRAMSRAMMPUorCPUDigitalICProducts(continued)NonvolatileMemoryROMPROMEPROMEEPROMASICPLDPALPLAMPGAFPGA第48页，共56页，2023年，2月20日，星期三数字集成电路产品类型非永久性存储器是一种允许数据根据需要储存并改变的半导体器件。当电源关闭时非永久性存储器数据丢失。此类存储器适用于电脑、计算器以及自动化、航空宇宙、医学、军事和工业设备装置。包括：RAM

随机存取存储器，是一种能读取存储数据或者擦除数据并用新数据重写的器件。想要改变存储在内存单元的数据不必将RAM芯片从印刷电路板上拔下。它的内容可以很容易在正常逻辑系统运行时改变。第49页，共56页，2023年，2月20日，星期三DRAM

动态存储器，是最普通和成本最低的RAM。术语“动态”是指存储电容器必须有规律地使用更新电压以保留数据。DRAM需要更高的电能运行电容器。SRAM

静态存储器，它是使用触发器作为存储寄存器。SRAM不需要更新，因此它比DRAM需要的电能低。数据在电源移开时同时消失。MPU或CPU

微处理单元（也称中央处理单元）是对单独或内部的ROM发出指令程序的复查逻辑集成电路。MPU能判定并执行数学功能。可用在任何需要控制功能或者计算功能的应用中。第50页，共56页，2023年，2月20日，星期三数字集成电路产品类型固定存储器

是一种设计成以电子电荷的形式存储数字数据的半导体器件。电荷甚至在电源关闭时也保留在存储器中。可用在任何逻辑指令必须存储以备以后读取的应用中。包括：ROM只读存储器，在集成电路制造过程中数据就直接编写在里面了。这里也提及掩膜可编程ROM。这种在制作过程中使用的掩膜装置包含了特定ROM的数据模式。ROM的制造成本非常昂贵。ROM是固定存储器的最早形式。用户