期末考试样题电微机原理

一、1CPU译码的作用：PUSHPOP成对出现,Ad位太短（Ad（目的操作数寻址方式位）1位）不能设IO端口读写指令；硬件上，增加了单独的IO端口控制信号通路，控制信号译码不同。①相应的中断标志位②SR③装载相应的中断向量至PC,执行相应的中断服14、嵌入式系统设计步骤（p195）CPUP31CPUCPU结构二、①②中断信号的、死锁问题和问题以及前任务划分等问题（p201）其他：①③容易堆栈溢④简述测量周期的原理：捕捉器只捕捉信号上升沿,捕捉输入的原理：将CCR有效沿时刻的TAR的值锁存于TAxCCRy中，并进入中断该值。由两次捕捉时计数器的差即可算当CAP=1时，捕捉模式被选用。捕捉模式被用于记录时间。它可被用于速度估计或时间测量。捕捉输入CCIxA和CCIxB被连接到外部引脚或内部信号并且由CCISxCMx捉发生在选择的输入信号沿上。如果发生捕捉：•定时器的值被TACCRx寄存器•中断标志CCIFG被置位。在任何时刻都可以通过CCI位输入信号的电平。MSP430x2xx系列器件有不同的信号连接到CCIxACCIxBSCS位使其可以与下个定时器时钟捕捉信号同步。设置SCS位以使其可以与建议的定时器时钟捕捉信MSP430指令，分析其中有几个总线操作，描述其执行过程（P59页，具体分析,p131有MSP430中一些指令的总线操作）RAM中的地址，然后根据此地址读出其中的内容，此时经过一次总线操作；最后，将目的操作数寄存器中的值与其偏移量相加得到目的操作数对应的RAM中的地址，将之前读出来的内容写入RAM中，此时需要一个总线操作。（可编程接口的组成：地址译码、数据缓冲、控制电路、I/O端口、输入输出设备）CPU对外设输入/I/O端口的读/写操作完成的。数据端口：用于存放CPU与外设间传送的数据信息PxINPxOUTCPUPxSEL三、CPU设计（movedatapath的指令译码电路不用画，画个框框，需要器()CPU设计（框图连线别控制哪些多路开关文字描述控制过程（不要求画时序图）MOV@R10,@R11PCHOLD，将源操作数写暂存寄存器(R9)R11RAMR9RAMRAM写RAM；4OP操作码，和三个操作reg_wrMem_wrRAM模块RAMDIreg_wr=1DI数据写进ND，即R2暂存寄存器中。4R3RAM的地址，R2RAMDATAMem_wr=1的控制信号，控制RAM进行写操作，将R2中缓存的值写入R3值所对应的RAM单元中。在这两个工作周期中，PCPC的地址。PC模块的时钟和其四、考通信协议（主要是编程五、方式，然后控制一个（P216的zlg7289A）实现一个显示功能。P1.（CS置零，再在P1.2（DIO）输出第二位，以此类推。置0，开始保持。AD用TA1的输出启动，序列通道单次启动。的一路作为转换的目标，进行AD转换；根据题目要求修改串口初始化（unsignedintRx_idx;//接收数据数组的下角标unsignedintreceive[];//用于接收数据的数组unsignedintsend[];//用于发送数据的数组unsignedintj;//发送数据数组的下角标unsignedintrev_end,send_end;//接收数据和发送数据完成标志unsignedintbuffer;//中间变量{}{（p181）设置}interruptvoidUCA0RX_isr(){unsignedintlength//用于接收数据的长度{}{}{}{{}{}}{{}}}{interruptvoidADC10_isr(){校验和}}{interruptvoidUCA0TX_send(){{}}}{}{unsignedintbuffer[8];//作为ADC转换结果数组，第一个到第八个元素为A7-A0的转换voiddealy_cycles(unsignedlongcycles)//内联函数，里面的数字是主时钟周期的个数，能够{//关于触发源定时器OUT1的设置}{interruptvoidtimer0_A1