SOPC 技术在直序扩频收发机模块中频的应用-设计应用

精品文档-下载后可编辑SOPC技术在直序扩频收发机模块中频的应用-设计应用摘要：介绍了基于NIOSII软核处理器的SOPC技术,分析了传统方法和基于SOPC技术的方法实现扩频收发机的优劣,详细说明了嵌有NIOSII的SOPC技术的方案设计。该设计增强了系统功能,改善了系统的灵活性,并提高了其适应不同应用需求的伸缩性。

1前言

嵌入式系统发展朝着小体积、低功耗、高性能的趋势发展。MCU、DSP和FPGA三种处理器在现代嵌入式系统中扮演的角色呈现三分天下的局面。为了结合MCU、DSP和FPGA各自的优点，上个世纪90年代末期到本世纪初,各个可编程逻辑器件厂商开始提出自己的SOPC(Systemonaprogrammablechip)片上可编程系统的软件和硬件一体化解决方案,并提供从低端的消费电子到高端的网络通信等市场产品。SOPC概念的提出给今后嵌入式的发展提供了很好的方向。

Altera公司推出的NIOSII嵌入式处理器是目前世界上的软核嵌入式处理器。把NIOSII嵌入到FPGA中，用户可以获得200DMIPS的性能，并可以从60多个Altera提供的IP核中选择所需要的，以此来创建一个适合的嵌入式系统。

目前扩频收发机处理模块的实现方式主要有两种，一种是专用芯片，如STEL2000A直接序列扩频系统专用芯片。另一种是以DSP芯片为，搭配外围FPGA来实现扩频信号的处理。采用专用芯片可以降低系统的开发难度，但是缺乏灵活性，不能满足特殊场合的应用。随着数字信号处理器和可编程器件的功能不断增强，DSP+FPGA这一模式得到越来越广泛的应用。DSP+FPGA芯片的高速运算性能使得部分硬件功能软件化，极大地增强了系统的灵活性。另一方面，可编程逻辑器件厂商通过在FPGA芯片中嵌入硬核或软核嵌入式处理器，极大地增强了芯片的功能，改变了以往只是将FPGA作为外围芯片这一模式。我们用嵌入式处理器替代专用DSP处理器和通用控制器，再配以众多的IP核资源，就可以在单片FPGA上构建一个可编程片上系统,即SOPC(SystemOnProgrammableChip)。本文将用NIOSII的SOPC解决方案实现一个扩频收发机中频模块。

2设计思想

本文应用背景为直扩抗干扰扩频电台的研制项目。在发射端将信号扩频调制后发送出去，在接收端将信号解扩解调后显示并存储。即实现信息的无线扩频传输。项目要求的电台具有功耗低，体积小，外围接口丰富灵活，扩频码码长可变，能适用于多种需求方式下，并具有可升级功能等特点。

根据分析，使用专用芯片显然不能满足方案的特殊要求。另外，使用FPGA+DSP的传统方案，由于DSP相对固定的外界接口，无法向外界提供丰富且灵活的接口，限制了它在某特殊场合的应用，而且方案的成本高，体积大。特别是对于系统的升级或者系统要求有所改变时候，该方案显得十分困难。而本文提出的基于NIOSII的SOPC解决方案则完全可以胜任项目的需求。

3系统介绍

3.1系统结构介绍

本设计选用FPGA其中嵌入NIOSII的方式实现扩频收发机。扩频收发机系统FPGA整体框图如下：

FPGA选用Altera公司的EP1C20Q240C8,嵌入处理器选用NIOSII标准型，可以达到200DMIPS的性能。8M的SRAM缓存上位机与FPGA的交换数据，32M的FLASH用于存储NIOSII的软件代码和要保存的数据。EPCS4是ALTERA专用的存储器，存储FPGA的配置文件。上位机可通过UART和以太口向设备传输数据，而JTAGUART则可以使FPGA在线编程，不断更新硬件，提供方便实用的升级方案。LCD和键盘构成人机界面。接收发送模块用于完成扩频解扩的算法，另外系统还包括必要的I/O以及指示灯。

3.2系统设计分析

本系统使用这样的方案，是根据NIOSII的特点决定的。首先，NIOSII具有可裁减，可搭建的特点，可以向片外提供多种且多个接口，提供的种类完全由设计者决定。因此本方案提供了串口，以太口，LCD接口，键盘接口，存储器接口等。如果在其它环境应用需要别的接口，只需要再向NIOSII添加即可，不用改换处理器芯片，大大增加系统灵活性。其次，在单片FPGA上进行开发，避免多个芯片（如DSP）协同开发的麻烦，降低了开发难度，同时降低了调试难度。特别是FPGA所自带的JTAGUART口可以实现用户的硬件升级，大大增加产品的生命周期。

3.3主要模块介绍

收发通道：将计算机上的文件通过标准串口存储到SRAM，根据人机界面的指示NIOSII将SRAM的数据读出，并在NIOSII的控制下进入发送通道。在发送通道中，首先将数据进行必要的组帧，扩频（扩频码由人机界面设定的伪码提供），通过成型滤波器消去码间串扰，进行BPSK调制发送到射频模块。框图如下：

接收通道：数字信号进入接收通道。在接收通道中，首先进行数字下变频，然后通过匹配滤波器（根据人机界面设定的扩频码选择相应的匹配滤波长度），经过载波跟踪环路和码跟踪环路（在NIOSII上编程完成）解调解扩数据，按照设定输出给电脑或者存入flash。

人机界面：

由系统提供的键盘和液晶显示器可以根据用户的要求配置系统，并将设置结果和必要的系统信息反映给用户。配置的内容包括：

是否将数据保存到flash。

设置并提供扩频码，同时在接收端根据设置进行可变长度的匹配滤波。

调整载波跟踪环中环路参数，以不同的策略进行跟踪。

液晶显示器可以根据以上配置提供的信息来显示给用户。

3.4软件实现部分：

载波跟踪环和码跟踪环由于控制比较复杂，运算比较多而实时性要求不高所以采用NIOSII上软件来实现。流程如下：

载波的环路滤波器输入是上级的频差信号，同时根据NIOSII的输入来调整环路参数，采用不同的跟踪策略。输出频率控制字给NCO。下图说明频差的变化以及数字下变频前后信号的变化。

上图是在modelsim5.7上的布线后仿真图，个信号是频差，第二个信号是未下变频的信号，第三个信号是下变频以后的信号。由图可见频差在不断缩小变成零，下变频信号频率消失，同步成为一条直线。

4结束语：

本方案采用SOPC的概念实现扩频收发机，较之传统的FPGA+DSP方案，新的嵌入式方案降低了硬件复杂度，增强了系统的灵活性，降低了开发成本和