数字电子技术第六章时序

数字电子技术第六章时序课件第1页，共74页，2023年，2月20日，星期六三、描述其逻辑功能的方程组输出方程状态方程驱动方程第2页，共74页，2023年，2月20日，星期六四、时序电路的分类同步时序逻辑电路异步时序逻辑电路五、本章重点（同步）时序电路的分析方法；

（同步）时序电路的设计方法；常用电路的功能及其使用方法。按电路中触发器的动作特点可分为：第3页，共74页，2023年，2月20日，星期六6.2时序电路的分析方法步骤：逻辑图→三组方程→通过计算→状态转换表→状态转换图或时序图(可能的话，用文字描述功能)。例6.2.1分析七进制加法(递增)计数器。6.2.1同步时序电路的分析方法第4页，共74页，2023年，2月20日，星期六第1步：三组方程输出方程驱动方程状态方程第5页，共74页，2023年，2月20日，星期六第2步：计算求状态转换表第6页，共74页，2023年，2月20日，星期六第3步:求状态转换图111这个状态只能被光顾一次第7页，共74页，2023年，2月20日，星期六第4步:求时序图(波形图)功能总结第8页，共74页，2023年，2月20日，星期六例6.2.3说明异步时序逻辑电路，分析其逻辑功能，画出状态图和时序图。异步电路的分析过程和同步电路相同；不同的是触发条件不是同时满足，所以计算状态方程的时候要格外注意！第9页，共74页，2023年，2月20日，星期六6.3若干常用时序逻辑电路6.3.1寄存器和移位寄存器一、寄存器(Register)功能：寄存二进制代码。747574175第10页，共74页，2023年，2月20日，星期六二、移位寄存器(shiftregister)功能：存储的代码能够在移位脉冲的作用下依次左移或右移。应用：数据的串行—并行转换、数值运算以及数据处理等。分类：右移、左移、双向。1.右移寄存器11011234第11页，共74页，2023年，2月20日，星期六2.集成移位寄存器74194右移输出左移输出第12页，共74页，2023年，2月20日，星期六3.扩展与应用例如:用两片74LS194A连城8位双向移位寄存器。第13页，共74页，2023年，2月20日，星期六2.应用举例——数值运算Y=M*8+N*2第14页，共74页，2023年，2月20日，星期六6.3.2计数器(Counter)一、同步计数器2.分类：同步、异步；加法（递增）、减法（递减）

、可逆（加/减）；二进制（编码）、二—十进制、循环码计数器等。模（容量）：一个计数循环包含的状态数N，或者一个计数周期包含的脉冲个数N，也称N进制(计数器)。1.四位二进制加法计数器1.功能：对输入的时钟脉冲进行计数。第15页，共74页，2023年，2月20日，星期六第1步：驱动方程，输出方程和状态方程C=Q3Q2Q1Q0第16页，共74页，2023年，2月20日，星期六第2步：根据计算得到状态转换表第17页，共74页，2023年，2月20日，星期六第3步：状态转换图次态=现态+1第18页，共74页，2023年，2月20日，星期六第4步：时序图应用：分频器

Q0为2分频;Q1为4分频；Q2为8分频；Q3和C为16分频。电子表就是对32768Hz进行215分频得到1Hz信号,进行计数实现计时的。123456789ABCDEF12345678第19页，共74页，2023年，2月20日，星期六二进制加法计数器电路结构(驱动方程)的规律：T4=Q0Q1Q2Q3现态次态驱动方程第20页，共74页，2023年，2月20日，星期六同步4位二进制加法计数器74161工作状态X0XXX清零（异步）10XX置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数清零端和置数端可以改变计数器状态变化规律！第21页，共74页，2023年，2月20日，星期六四位二进制减法计数器状态图次态=现态-1第22页，共74页，2023年，2月20日，星期六4位二进制减法计数器及其结构特点1011100-1----------------------1011011现态次态第23页，共74页，2023年，2月20日，星期六加/减计数器加/减计数结果加/减计数器计数结果二进制加/减计数器（可逆计数器）两种解决方案第24页，共74页，2023年，2月20日，星期六a.单时钟式（加/减控制端）74191工作状态X11X保持XX0X置数(异步)010加计数011减计数74191功能表第25页，共74页，2023年，2月20日，星期六工作状态X11X保持XX0X置数(异步)010加计数011减计数74191时序图例子74191功能表第26页，共74页，2023年，2月20日，星期六b.双时钟式74193第27页，共74页，2023年，2月20日，星期六2.十进制计数器第28页，共74页，2023年，2月20日，星期六①十进制加法计数器74160工作状态X0XXX清0（异步）10XX置数（同步）X1101保持(包括C)X11X0保持（C=0）1111计数74160功能表第29页，共74页，2023年，2月20日，星期六CPQ0Q1Q2Q3C十进制计数器74160分频特性T=10TCPTCPTQ2=10TCP123456789A4TCP6TCPQ0二分频，Q1五分频，Q2、Q3、C都是十分频。第30页，共74页，2023年，2月20日，星期六②十进制减法计数器③十进制可逆计数器基本原理一致，电路只用到0000--1001的十个状态实例器件单时钟：74190,74168双时钟：74192第31页，共74页，2023年，2月20日，星期六二、异步计数器1.二进制计数器Q2Q1Q000000101001110010111011112345678异步时序电路延迟时间具有积累特性，限制了工作速度！第32页，共74页，2023年，2月20日，星期六74161(1)Datasheet数据表第33页，共74页，2023年，2月20日，星期六74161(2)第34页，共74页，2023年，2月20日，星期六74161(3)第35页，共74页，2023年，2月20日，星期六三、任意进制计数器1.已知已有计数器的模为N，要构成的任意进制计数器的模为M，且M<N。原理：从原来电路的N个状态中选择出M个构成新的有效循环。置数法复位法/清零法第36页，共74页，2023年，2月20日，星期六例6.3.2：利用74160构成六进制计数器。(M=6,N=10)步骤：1.清楚所用器件的时序逻辑特点2.根据控制端选择编码选择方案/0/0/0/1/0/0/0/0/0/0/C进位信号方案一、异步清零R’D第37页，共74页，2023年，2月20日，星期六进位信号可以从Q输出端中选择，也可以构造进位信号。特点:周期为计数循环的周期；而且，一个计数周期内只有一次变化。第38页，共74页，2023年，2月20日，星期六构造标准的进位信号条件：1.在时序逻辑的最后一个状态(最大状态)为特殊电平(高/低电平)2.特殊电平只持续1个脉冲周期改进电路第39页，共74页，2023年，2月20日，星期六复位信号作用时间短，清零不可靠仿真图第40页，共74页，2023年，2月20日，星期六延长清零信号长度到半个脉冲周期改进电路改进电路仿真图第41页，共74页，2023年，2月20日，星期六方案二、同步置零法LD’/0/0/0/1/0/0/0/0/0/0/C仿真图第42页，共74页，2023年，2月20日，星期六方案三、同步置数法LD’优点：可以利用原来电路的进位输出端/0/0/0/1/0/0/0/0/0/0/C第43页，共74页，2023年，2月20日，星期六2.若M>N如何处理方法：用多片N进制计数器级联成模大于M的计数器N′(1)并行进位法（同步工作）注意此处连接方式在此时刻发生进位第44页，共74页，2023年，2月20日，星期六此行说明ET功能优先EP，即同时有信号输入ET起作用高低为进位都为标准进位信号第45页，共74页，2023年，2月20日，星期六高位进位信号为非标准进位信号即特殊电平持续宽度不为一个脉冲周期第46页，共74页，2023年，2月20日，星期六(2)串行进位法（异步工作）注意非门的使用第47页，共74页，2023年，2月20日，星期六构建M>N计数器原理和过程：1.级联构造计数器容量N′>M2.按照M<N的方法构建第48页，共74页，2023年，2月20日，星期六例6.3.4构成29进制计数器（M<N′和M<N方法相同）(1)RD’端整体清零/复位法第49页，共74页，2023年，2月20日，星期六(2)LD’端整体置数法第50页，共74页，2023年，2月20日，星期六3.用M=M1*M2级联的方法M1=10，M2=6,M=60。注意两种进位方式。第51页，共74页，2023年，2月20日，星期六四、移位寄存器型计数器1.环形计数器可自启动的状态图第52页，共74页，2023年，2月20日，星期六可自启动的环形计数器环形计数器状态利用率低第53页，共74页，2023年，2月20日，星期六2.扭环形计数器第54页，共74页，2023年，2月20日，星期六五、自锁：计数器一次计数动作后停止工作。如74LS160计数满一次后就停止工作。工作状态X0XXX置0（异步）10XX置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数第55页，共74页，2023年，2月20日，星期六6.4同步时序逻辑电路的设计方法设计步骤:逻辑抽象:确定I/O变量,用字母表示,并进行逻辑赋值；确定逻辑过程状态的数量和意义,用符号表示,建立原始状态图；2.状态化简:合并等价状态(三同条件),尽量减少状态数量；3.状态分配/编码:确定编码位数,2n-1<M≤2n； 用代码代替符号表示状态,编码方案不同,电路结构不同；4.求出三组方程:根据状态图直接求输出输出和状态方程,选定触发器类型,并推导出驱动方程；5.画出逻辑图:通过输出方程和驱动方程画出时序逻辑电路图；6.验证能否自启动:检查无效状态是否形成无效循环。分析:逻辑图→三组方程→通过计算→状态转换表→状态转换图或时序图第56页，共74页，2023年，2月20日，星期六“111”序列检测器XYCLK例6.4.2.设计一个串行数据检测器。

要求：连续输入三个或三个以上1时输出为1,其他情况下输出为0。第57页，共74页，2023年，2月20日，星期六三、状态分配取n=2，令Q1Q0的00、01、10为S0S1S2

第58页，共74页，2023年，2月20日，星期六四、选用JK触发器，求方程组五、画逻辑图第59页，共74页，2023年，2月20日，星期六六、检查电路能否自启动将状态“11”代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到：经检验此电路可以自启动第60页，共74页，2023年，2月20日，星期六如选择DFF，求驱动方程更简单！第61页，共74页，2023年，2月20日，星期六第六章习题[题6.6]时序逻辑电路分析00011011A/Y1/01/01/01/10/00/00/00/1Q2Q1见注释四进制加减计数器第62页，共74页，2023年，2月20日，星期六[题6.11]译9，置数3。为7进制。[题6.12]译10，异步清零。为10进制。第63页，共74页，2023年，2月20日，星期六步骤：分析74161的逻辑功能，以及特点决定采用同步端，还是异步端选取状态，连接电路[题6.14]试用74161接成12进制计数器。第64页，共74页，2023年，2月20日，星期六[题6.13]M=0,8进制；M=1,6进制。A=0,10进制A=1,12进制[题6.15]第65页，共74页，2023年，2月20日，星期六(53)16=5*161+3*160=83[题6.20]第66页，共74页，2023年，2月20日，星期六[题6.18][题6.19]7*9=6310*3=30第67页，共74页，2023年，2月20日，星期六[题6.22]使用74160构成365进制计数器进位这样连接也可以第68页，共74页，2023年，2月20日，星期六[题6.24]时序电路的分析00001001100001110110010