微机原理与应用第十章

微机原理与应用第十章第1页，共78页，2023年，2月20日，星期六本章内容模拟量输入输出通道的组成D/A转换器原理及连接使用方法A/D转换器原理及连接使用方法第2页，共78页，2023年，2月20日，星期六模拟量I/O接口的作用：实际工业生产环境——连续变化的模拟量例如：电压、电流、压力、温度、位移、流量计算机内部——离散的数字量二进制数、十进制数工业生产过程的闭环控制

概述

模拟量D/A传感器执行元件A/D数字量数字量模拟量模拟量输入(数据采集)模拟量输出(过程控制)计算机第3页，共78页，2023年，2月20日，星期六模拟接口电路的任务模拟电路的任务0010110110101100工业生产过程传感器放大滤波多路转换&采样保持A/D转换放大驱动D/A转换输出接口微型计算机执行机构输入接口物理量变换信号处理信号变换I/O接口输入通道输出通道第4页，共78页，2023年，2月20日，星期六传感器（Transducer）非电量→电压、电流变送器（Transformer）转换成标准的电信号信号处理（SignalProcessing）放大、整形、滤波多路转换开关（Multiplexer）多选一采样保持电路（SampleHolder，S/H）保证变换时信号恒定不变A/D变换器（A/DConverter）模拟量转换为数字量第5页，共78页，2023年，2月20日，星期六D/A变换器（D/AConverter）数字量转换为模拟量低通滤波平滑输出波形放大驱动提供足够的驱动电压，电流第6页，共78页，2023年，2月20日，星期六D/A变换器的基本原理及技术指标D/A变换器的基本工作原理组成：模拟开关、电阻网络、运算放大器两种电阻网络：权电阻网络、R-2R梯形电阻网络基本结构如图：VrefRf

模拟开关电阻网络VO数字量∑第7页，共78页，2023年，2月20日，星期六运放的放大倍数足够大时，输出电压Vo与输入电压Vin的关系为：式中：Rf为反馈电阻

R

为输入电阻VinRf

Vo∑R

第8页，共78页，2023年，2月20日，星期六若输入端有n个支路,则输出电压VO与输入电压Vi的关系为：VinRf

VO∑R1式中：Ri为第i支路的输入电阻Rn…第9页，共78页，2023年，2月20日，星期六令每个支路的输入电阻为2iRf,并令Vin为一基准电压Vref，则有如果每个支路由一个开关Si控制，Si=1表示Si合上，Si=0表示Si断开，则上式变换为若Si=1,该项对VO有贡献若Si=0,该项对VO无贡献第10页，共78页，2023年，2月20日，星期六2R4R8R16R32R64R128R256RVrefRf

VOS1S2S3S4S5S6S7S8与上式相对应的电路如下(图中n=8)：

图中的电阻网络就称为权电阻网络第11页，共78页，2023年，2月20日，星期六如果用8位二进制代码来控制图中的S1～S8(Di=1时Si闭合；Di=0时Si断开)，那么根据二进制代码的不同，输出电压VO也不同，这就构成了8位的D/A转换器。可以看出，当代码在0～FFH之间变化时，VO相应地在0～-(255/256)Vref之间变化。为控制电阻网络各支路电阻值的精度，实际的D/A转换器采用R-2R梯形电阻网络(见下页)，它只用两种阻值的电阻(R和2R)。第12页，共78页，2023年，2月20日，星期六第13页，共78页，2023年，2月20日，星期六－

A＋电阻网络S0S1SiSnRfU0UN基准电压模拟开关a020a121ai2ian2nN位二进制数并行D/A转换器原理第14页，共78页，2023年，2月20日，星期六分辨率线性度转换精度建立时间温度系数电源抑制比工作温度范围失调误差（零点误差）增益误差（标度误差）非线性误差12N－1N运算放大器所需要的响应时间在满刻度输出的条件下，温度每升高1℃，输出变化的百分数满量程电压变化的百分数与电源电压变化的百分数之比第15页，共78页，2023年，2月20日，星期六分辨率（Resolution）输入的二进制数每±1个最低有效位(LSB)使输出变化的程度。一般用输入数字量的位数来表示:如8位、10位例：一个满量程为5V的10位DAC，±1LSB的变化将使输出变化

5/(210-1)=5/1023=0.004888V=4.888mV转换精度（误差）实际输出值与理论值之间的最大偏差。一般用最小量化阶⊿来度量，如±1/2

LSB

也可用满量程的百分比来度量，如0.05%

FSRLSB:LeastSignificantBitFSR:FullScaleRange)第16页，共78页，2023年，2月20日，星期六转换时间从开始转换到与满量程值相差±1/2LSB所对应的模拟量所需要的时间tV1/2LSBtCVFULL0第17页，共78页，2023年，2月20日，星期六DQ8位输入寄存器DQ8位DAC寄存器DQ8位D/A转换器131415164567D7D6...D0ILE19121817812119VREFIOUT2IOUT1Rf2010AGNDVCCDGND10.30832D/A转换器“1”“0”“0”基准电源输入线电流输出线反馈信号输入线模拟地数字地电源10.3.1DAC0832的结构第18页，共78页，2023年，2月20日，星期六D7～D0：输入数据线ILE：输入锁存允许CS#：片选信号用于把数据写入到输入锁存器WR1#：写输入锁存器

WR2#：写DAC寄存器XFER#：允许输入锁存器的数据传送到DAC寄存器

上述二个信号用于启动转换VREF：参考电压，-10V～+10V，一般为+5V或+10VIOUT1、IOUT2：D/A转换差动电流输出，接运放的输入Rfb：内部反馈电阻引脚，接运放输出AGND、DGND：模拟地和数字地第19页，共78页，2023年，2月20日，星期六D/A转换可分为两个阶段：CS#=0、WR1#=0、ILE=1，使输入数据锁存到输入寄存器；WR2#=0、XFER#=0，数据传送到DAC寄存器，并开始转换。写输入寄存器写DAC寄存器第20页，共78页，2023年，2月20日，星期六DQ8位输入寄存器DQ8位DAC寄存器DQ8位D/A转换器131415164567D7D6...D0ILE19121817812119VREFIOUT2IOUT1Rf2010AGNDVCCDGND10.3.2DAC0832工作方式1.单缓冲方式“1”“0”2.双缓冲方式“0”“1”“0”3.直通方式5V第21页，共78页，2023年，2月20日，星期六单缓冲方式使输入锁存器或DAC寄存器二者之一处于直通。CPU只需一次写入即开始转换。控制比较简单。见教材p352图。双缓冲方式（标准方式）转换要有两个步骤：将数据写入输入寄存器CS#=0、WR1#=0、ILE=1将输入寄存器的内容写入DAC寄存器WR2#=0、XFER#=0优点：数据接收与D/A转换可异步进行；可实现多个DAC同步转换输出——分时写入、同步转换直通方式使内部的两个寄存器都处于直通状态。模拟输出始终跟随输入变化。不能直接与数据总线连接，需外加并行接口(如74LS373、8255等)。第22页，共78页，2023年，2月20日，星期六MOVDX，PORTA

；PORTA为D/A转换器端口

MOVAL，0FFH；初值ROTATE：INCALOUTDX，AL；往D/A转换器输出数据

JMPROTATE……应用举例：第23页，共78页，2023年，2月20日，星期六A10-A0译码器0832-10832-2port1port2port3第24页，共78页，2023年，2月20日，星期六本例中三个端口地址的用途：

port1选择0832-1的输入寄存器

port2选择0832-2的输入寄存器

port3选择0832-1和0832-2的DAC寄存器MOVAL，data

;要转换的数据送ALMOVDX，port1;0832-1的输入寄存器地址送DXOUTDX，AL;数据送0832-1的输入寄存器MOVDX，port2;0832-2输入寄存器地址送DXOUTDX，AL;数据送0832-2的输入寄存器MOVDX，port3;DAC寄存器端口地址送DXOUTDX，AL;数据送DAC寄存器，并启动同步转换HLT第25页，共78页，2023年，2月20日，星期六函数发生器只要往D/A转换器写入按规律变化的数据，即可在输出端获得正弦波、三角波、锯齿波、方波、阶梯波、梯形波等函数波形。直流电机的转速控制用不同的数值产生不同的电压，控制电机的转速其他需要用电压/电流来进行控制的场合

第26页，共78页，2023年，2月20日，星期六分辨率：是转换器对微小输入量变化的敏感程度，用转换器输出数字量的位数来表示例如：一个8位的A/D转换器，其数字输出量的变化范围为0—255，如果输入电压满刻度为5V，那么，转换电路对输入模拟电压的分辨率为5V/255≈19.6mV2.精度：输出的数字量所对应的模拟量的实际值与理论值之间的差值。AD+1DD-1△模拟量数字量最小有效位LSB1/2△±1/2LSB第27页，共78页，2023年，2月20日，星期六3.转换时间

完成一次A/D转换所需要的时间，称为A/D转换电路的转换时间4.温度系数和增益系数：这两项指标都是表示A/D转换器受环境温度影响的程度的。5.对电源电压变化的抑制比

用改变电源电压使数据发生±1LSB变化时所对应的电源电压变化范围来表示第28页，共78页，2023年，2月20日，星期六用途将连续变化的模拟信号转换为数字信号，以便于计算机进行处理。常用于数据采集系统或数字化声音。A/D转换的四个步骤采样→保持→量化→编码采样/保持：由采样保持电路（S/H）完成量化/编码：由ADC电路完成（ADC：AD变换器）第29页，共78页，2023年，2月20日，星期六采样将一个时间上连续变化的模拟量转为时间上断续变化的（离散的）模拟量。或：把一个时间上连续变化的模拟量转换为一个脉冲串，脉冲的幅度取决于输入模拟量。保持将采样得到的模拟量值保持下来，使之等于采样控制脉冲存在的最后瞬间的采样值。目的：A/D转换期间保持采样值恒定不变。对于慢速变化的信号，可省略采样保持电路第30页，共78页，2023年，2月20日，星期六采样通常采用等时间间隔采样。采样频率fs不能低于2fimax（fimax为输入信号Vin的最高次谐波分量的频率）；fs的上限受计算机的速度、存储容量、器件速度的限制。实际中一般取fs为fimax的4-5倍。第31页，共78页，2023年，2月20日，星期六采样—保持—量化—编码10.5.1采样f(t)fs(t)采样器s(t)

采样控制信号Kf(t)s(t)fs(t)第32页，共78页，2023年，2月20日，星期六由MOS管采样开关T、保持电容Ch和运放构成的跟随器三部分组成。采样控制信号S(t)=1时，T导通，Vin向Ch充电，Vc和Vout跟踪Vin变化，即对Vin采样。S(t)=0时，T截止，Vout将保持前一瞬间采样的数值不变。＋－ChTVoutVin采样控制S(t)第33页，共78页，2023年，2月20日，星期六VinS(t)Vout进行A/D转换时所用的输入电压，就是对保持下来的采样电压（每次采样结束时的输入电压）进行转换。第34页，共78页，2023年，2月20日，星期六10.5.2保持采样保持信号f(t)s(t)fs(t)第35页，共78页，2023年，2月20日，星期六10.5.3量化和编码1000110100010001000110100010005q4q3q2qq0V4q3q2qq0只舍不入法5q4q3q2qq0V4q3q2qq0四舍五入法采样保持信号第36页，共78页，2023年，2月20日，星期六量化就是用基本的量化电平的个数来表示采样到模拟电压值。即把时间上离散而数值上连续的模拟量以一定的准确度变换为时间上、数值上都离散的具有标准量化级的等效数字值。（量化电平的大小取决于A/D变换器的字长）只有当电压值正好等于量化电平的整数倍时，量化后才是准确值，否则量化后的结果都只能是输入模似量的近似值。这种由于量化而产生的误差叫做量化误差。量化误差是由于量化电平的有限性造成的，所以它是原理性误差，只能减小，而无法消除。为减小量化误差，根本的办法是减小量化电平（即增加字长）。编码是把已经量化的模拟数值(它一定是量化电平的整数倍)用二进制码、BCD码或其它码来表示。第37页，共78页，2023年，2月20日，星期六根据A/D转换原理和特点的不同，可把ADC分成两大类：直接ADC和间接ADC。直接ADC是将模拟电压直接转换成数字量，常用的有：逐次逼近式ADC、计数式ADC、并行转换式ADC等。

间接ADC是将模拟电压先转换成中间量，如脉冲周期T、脉冲频率f、脉冲宽度τ等，再将中间量变成数字量。常见的有：单积分式ADC、双积分式ADC，V/F转换式ADC等。第38页，共78页，2023年，2月20日，星期六计数式ADC：最简单，但转换速度最慢。并行转换式ADC：速度最快，但成本最高。逐次逼近式ADC：转换速度和精度都比较高，且比较简单，价格低，所以在微型机应用系统中最常用。双积分式ADC：转换精度高，抗干扰能力强，但转换速度慢，一般应用在精度高而速度不高的场合，如测量仪表。V/F转换式ADC：在转换线性度、精度、抗干扰能力等方面有独特的优点，且接口简单、占用计算机资源少，缺点也是转换速度慢。在一些输出信号动态范围较大或传输距离较远的低速过程的模拟输入通道中应用较为广泛。第39页，共78页，2023年，2月20日，星期六逐次逼近型A/D转换器结构：由D/A转换器、比较器和逐次逼近寄存器SAR组成。。Vi-+逐次逼近寄存器D/A转换器Vc比较器数字量输出控制电路模拟量输入第40页，共78页，2023年，2月20日，星期六

类似天平称重量时的尝试法，逐步用砝码的累积重量去逼近被称物体。例如：用8个砝码20g，21g，…，27g，可以称出1～255g之间的物体。现有一物体，用砝码称出其重量（假定重量为176g）。1）ADC从高到低逐次给SAR的每一位“置1”（即加上不同权重的砝码），SAR相当于放法码的称盘；2）每次SAR中的数据经D/A转换为电压VC

；3）VC与输入电压Vi比较，若VC≤Vi，保持当前位的‘1’，否则当前位‘置0’；4）从高到低逐次比较下去，直到SAR的每一位都尝试完；5）SAR内的数据就是与Vi相对应的2进制数。第41页，共78页，2023年，2月20日，星期六D/AAB输出锁存器移位寄存器控制逻辑时钟VREFVIN（模拟输入）D0D1…D7数据输出V1比较器EOCSTART逐次逼近法A/D转换器VIN（模拟输入）V110000000VIN<V100VIN>V111VIN<V100D0D1…D7第42页，共78页，2023年，2月20日，星期六精度量化间隔(分辨率)=Vmax/电平数(即满量程值)例：某8位ADC的满量程电压为5V，则其分辨率为

5V/255=19.6mV量化误差:用数字（离散）量表示连续量时，由于数字量字长有限而无法精确地表示连续量所造成的误差。(字长越长，精度越高)绝对量化误差=量化间隔/2=(满量程电压/(2n-1))/2

相对量化误差=1/2*1/量化电平数目*100%例：满量程电压=10V，A/D变换器位数=10位，则绝对量化误差≈10/211=4.88mV

相对量化误差≈1/211*100%=0.049%第43页，共78页，2023年，2月20日，星期六转换时间转换一次需要的时间。精度越高（字长越长），转换速度越慢。输入动态范围允许转换的电压的范围。如0～5V、-5V～+5V、0～10V等。第44页，共78页，2023年，2月20日，星期六ADC08098通道（8路）输入8位字长逐位逼近型转换时间100μs内置三态输出缓冲器（可直接接到数据总线上）外部引脚见教材p279第45页，共78页，2023年，2月20日，星期六D7～D0：输出数据线（三态）IN0～IN7：8通道（路）模拟输入ADDA、ADDB、ADDC：通道地址（通道选择）ALE：通道地址锁存START：启动转换EOC：转换结束，可用于查询或作为中断申请OE：输出允许（打开输出三态门）CLK：时钟输入（10KHz～1.2MHz）VREF(+)、VREF(-)：基准参考电压第46页，共78页，2023年，2月20日，星期六STARTEOCCLKOED7D0VREF(+)VREF(-)ADDCADDBADDAALEIN0IN7比较器8路模拟开关树状开关电阻网络三态输出锁存器时序与控制地址锁存及译码D/A8个模拟输入通道8选1逐位逼近寄存器SAR第47页，共78页，2023年，2月20日，星期六8位模拟开关地址锁存与译码控制与时序SAR树状开关256RT型电阻网络三锁态存输缓出冲器8路模拟量输入3位地址地址锁存允许VCCGND+VREF-VREF

输出允许OE8位数字量输出转换结束（中断）启动时钟VIN比较器

VSTADC0809原理框图ALE10.6.1ADC0809的结构EOC8路模拟量输入8位模拟开关地址锁存与译码256RT型电阻网络树状开关SAR三锁态存输缓出冲器控制与时序第48页，共78页，2023年，2月20日，星期六①②③④⑤第49页，共78页，2023年，2月20日，星期六根据时序图，ADC0809的工作过程如下：①把通道地址送到ADDA～ADDC上，选择一个模拟输入端；②在通道地址信号有效期间，ALE上的上升沿使该地址锁存到内部地址锁存器；③START引脚上的下降沿启动A/D变换；④变换开始后，EOC引脚呈现低电平，EOC重新变为高电平时表示转换结束；⑤OE信号打开输出锁存器的三态门送出结果。第50页，共78页，2023年，2月20日，星期六10.6.2ADC0809与系统总线的连接IN0IN1ADCCADCBADCAEOC

OESTARTALECLOCK译码器分频模拟量输入IN7VREF（+）VREF（－）ADC0809＋－接基准电压数据总线接8259地址总线CLOCK假设ADC0809的端口地址为PORT，要把3通道的模拟量转换成数字量送到AL寄存器中。程序如下：ST：MOVAL，03HOUTPORT，ALCALLDELAYINAL，PORT第51页，共78页，2023年，2月20日，星期六模拟输入端INi单路输入模拟信号可连接到任何一个输入端；地址线可根据输入固定连接；也可以由CPU给一个固定地址。多路输入模拟信号按顺序分别连接到输入端；要转换哪一路输入，就将其编号送到地址线上(动态选择)。单路输入时ADDCADDBADDAIN4ADC0809输入多路输入时ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809输入0输入1输入2输入3输入4CPU指定通道号+5V第52页，共78页，2023年，2月20日，星期六地址线ADDA-ADDC多路输入时，地址线不能固定连接到＋5V或地线，而是要通过一个接口芯片与数据总线连接。接口芯片可以选用：锁存器74LS273，74LS373等（要占用一个I/O地址）可编程并行接口8255（要占用四个I/O地址）CPU用一条OUT指令把通道地址通过接口芯片送给ADC0809ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809输入DB74LS273Q2Q1Q0CP来自I/O译码D0-D7ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809DB8255PB2PB1PB0CS#来自I/O译码D0-D7A1A0A1A0用锁存器作为ADC0809的接口用8255作为ADC0809的接口第53页，共78页，2023年，2月20日，星期六数据输出线D0-D7内部已接有三态门，故可直接连到DB上也可另外通过一个外部三态门与DB相连上述两种方法均需占用一个I/O地址D0-D7ADC0809DBOE来自I/O译码D0-D7ADC0809DBOE来自I/O译码直接与DB相连通过三态门与DB相连74LS244+5VDIDOE1#E2#第54页，共78页，2023年，2月20日，星期六地址锁存信号ALE和启动转换信号START两种连接方法：分别连接：用两个信号分别进行控制——需占用两个I/O端口或两个I/O线(用8255时)；统一连接：用一个脉冲信号的上升沿进行地址锁存，下降沿实现启动转换——只需占用一个I/O端口或一个I/O线(用8255时)。

ADC0809ALESTART独立连接来自I/O译码1来自I/O译码2ADC0809ALESTART统一连接来自I/O译码第55页，共78页，2023年，2月20日，星期六10.7.1AD570的结构AD570的主要特性指标如下：分辨率8位转换时间25μs转换精度±2LSB输入信号单极性或双极性电源＋5V及－15V内含基准电源AD570123456789181716151413121110（D2）D3D4D5D6D7D8D9D10（D1）DRDGNDBIPOFFAGNDAINV－B/CV＋第56页，共78页，2023年，2月20日，星期六程序查询方式：启动A/D后，程序不断地查询转换结束信号，如果发现结束信号有效，则用输入指令读取转换后的数据。2.中断方式：把A/D的转换结束信号作为中断请求信号CPU等待方式利用CPU的READY引脚功能，设法在A/D转换期间使REDAY处于低电平，使CPU处于等待，转换结束时，使READY成为高电平，CPU读取转换后的数据。固定的延时方式执行一个固定的延时程序后，CPU读取转换后的数据。第57页，共78页，2023年，2月20日，星期六8255A

AD570DB0DB1DB2DB3DB4DB5DB6DB7PA7PA6PA5PA4PA3PA2PA1PA0PC0PB0DRB/CBIPOFF模拟输入数据总线控制线MOVAL，92HOUT控制端口，ALMOVAL，01；使B/C为“1”OUTC口，ALMOVAL，00OUTC口，AL；启动AD转换INAL，B口；读DR状态RORAL，01直到为“0”JCWMOVAL，01OUTC口，AL；使B/C为“1”INAL，A口；读转换的数据…..READAD：W：8255初始化，A、B口输入，C口输出0AD570与系统总线的连接第58页，共78页，2023年，2月20日，星期六8255A

AD570DB0DB1DB2DB3DB4DB5DB6DB7PA7PA6PA5PA4PA3PA2PA1PA0PC0B/CDRBIPOFF模拟输入数据总线控制线MOVAL，90HOUT控制端口，ALMOVAL，01；使B/C为“1”OUTC口，ALMOVAL，00OUTC口，AL；启动AD转换INAL，A口；读转换的数据…..8255初始化，A口输入，C口输出AD570与系统总线的连接READY“0”“0”“1”“0”“1”第59页，共78页，2023年，2月20日，星期六附加:存储器芯片与CPU的连接首先要解决的是地址分配问题，其次是片选问题，最后是数据线和控制线的连接。1、存储器地址分配首先要确定中断向量地址区间、系统复位启动的地址区间和I/O端口地址。如8086/8088系统，中断向量：00000H—003FFH，复位地址：FFFF0H，内存地址范围：00000H—FFFFFH，RAM占低端640K，ROM占高端256K。I/O端口单独地址：0000H—FFFFH第60页，共78页，2023年，2月20日，星期六2、存储器与CPU的连接低位地址通过地址锁存器与地址线直接相连；高位地址通过地址译码后与存储器的片选端相连；CPU的数据线与存储器的8位数据线直接相连；控制线/OE、/WE与总线上的读写控制信号相连。第61页，共78页，2023年，2月20日，星期六3、存储器的片选方法对CPU的高位地址线的译码方法：线选法、部分译码法、全译码法。

线选法——将高位地址线分别作为各个存储器芯片的片选信号。特点：译码简单；但出现地址不连续和多义性（重复定义）。

部分译码法——将高位地址线的一部分进行译码，作为各芯片的片选信号。特点：有地址重叠和地址不连续。

全译码法——除了直接与存储器相连的地址线外，其余全部参与译码。特点：高位地址译码作片选信号，存储器内部对低位地址译码。第62页，共78页，2023年，2月20日，星期六全地址译码方式应用举例将SRAM62128连接到8088的系统总线上，利用与非门作为译码器，将该芯片的16K个单元唯一地设置在内存地址空间的FC000H到FFFFFH这16KB上第63页，共78页，2023年，2月20日，星期六部分地址译码方式应用举例第64页，共78页，2023年，2月20日，星期六

由于A15没有参与译码，故地址空间不唯一。A19A18A17A16A15A14A13A12A11-A01000x101000-FFF1001x001000-FFF1001x101000-FFF

因此译码器地址范围：

85000H-85FFFH或8D000H-8DFFFH

91000H-91FFFH或99000H-99FFFH

95000H-95FFFH或9D000H-9DFFFH第65页，共78页，2023年，2月20日，星期六已知高位地址译码器如下图所示，低位接在存储器芯片上，指出三个输出对应的地址范围。第66页，共78页，2023年，2月20日，星期六第67页，共78页，2023年，2月20日，星期六A19A18A17A16A15A14A13A12-A01001001xx10